

+3.3V、2.7Gbps双路2 x 2矩阵开关**MAX3840****概述**

MAX3840是一款双路2 x 2异步矩阵开关，适用于SDH/SONET DWDM及其它需要串行数据流环回和通道保护开关的高速数据切换系统。MAX3840非常适合带有前向误差修正的OC-48系统。宽频带、全差分信号通路使累积抖动、串扰及信号偏差最小。每路2 x 2矩阵开关能够扇出和/或复用高达2.7Gbps的数据和2.7GHz时钟信号。所有输入和输出与电流模式逻辑(CML)兼容，易于与交流耦合LVPECL信号连接。不使用时，每个CML输出级可通过使能控制引脚关断，以节省功率。所有输出处于使能状态时，典型功耗为460mW。

MAX3840与MAX3876 2.5Gbps时钟和数据恢复(CDR)电路兼容。

MAX3840采用32引脚、裸焊盘QFN封装(5mm x 5mm)，工作于+3.3V电源，工作温度范围为-40°C至+85°C。

应用

SDH/SONET与DWDM传输系统

上/下路复用器

ATM交换内核

WDM交叉连接

高速背板

特性


- ◆ +3.3V单电源供电
- ◆ 460mW功耗
- ◆ 2psRMS随机抖动
- ◆ 7psP-P确定性抖动
- ◆ 未选用的输出通道可以关断
- ◆ CML输入/输出
- ◆ 6ps通道间偏差
- ◆ 100ps输出边沿速率
- ◆ 5mm x 5mm 32引脚QFN封装或薄型QFN封装

定购信息

PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX3840ETJ+	-40°C to +85°C	32 TQFN	T3255-3
MAX3840EGJ	-40°C to +85°C	32 QFN	G3255-1

+表示无铅封装。

引脚配置在数据资料的最后给出。

典型应用电路

+3.3V、2.7Gbps双路2 x 2矩阵开关

MAX3840

ABSOLUTE MAXIMUM RATINGS

Supply Voltage, V _{CC}	-0.5V to +5.0V
Input Voltage (CML)	(V _{CC} - 1.0) to (V _{CC} + 0.5V)
TTL Control Input Voltage	-0.5V to (V _{CC} + 0.5V)
Output Currents (CML)	22mA
Continuous Power Dissipation (T _A = +85°C)	
32-Pin TQFN (derate 21.3mW/°C above +85°C)	1.38W

32-Pin QFN	
(derate 21.3mW/°C above +85°C)	1.38W
Operating Temperature Range	-40°C to +85°C
Operating Junction Temperature Range	-55°C to +150°C
Storage Temperature Range	-65°C to +160°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC ELECTRICAL CHARACTERISTICS

(V_{CC} = +3.0V to +3.6V, T_A = -40°C to +85°C. Typical values are at V_{CC} = +3.3V, T_A = +25°C, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Supply Current	I _{CC}	All outputs enabled	140	190	190	mA
CML INPUT AND OUTPUT SPECIFICATIONS						
CML Differential Output Swing		R _L = 50Ω to V _{CC} (Figure 2)	640	800	1000	mVp-p
Differential Output Impedance			85	100	115	Ω
CML Output Common-Mode Voltage		R _L = 50Ω to V _{CC}		V _{CC} - 0.2		V
CML Single-Ended Input Voltage Range	V _{IS}		V _{CC} - 0.8	V _{CC} + 0.5		V
CML Differential Input Voltage Swing			300		2000	mVp-p
CML Single-Ended Input Impedance			42.5	50	57.5	Ω
TTL SPECIFICATIONS						
TTL Input High Voltage	V _{IH}		2.0			V
TTL Input Low Voltage	V _{IL}			0.8		V
TTL Input High Current	I _{IH}		-10		+10	μA
TTL Input Low Current	I _{IL}		-10		+10	μA

+3.3V、2.7Gbps双路2 x 2矩阵开关

AC ELECTRICAL CHARACTERISTICS

($V_{CC} = +3.0V$ to $+3.6V$, $T_A = -40^\circ C$ to $+85^\circ C$. Typical values are at $V_{CC} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
CML Input and Output Data Rate				2.7		Gbps
CML Input and Output Clock Rate				2.7		GHz
CML Output Rise and Fall Time	t_r, t_f	20% to 80%		100	136	ps
CML Output Random Jitter	RJ	(Note 2)		2		ps RMS
CML Output Deterministic Jitter	DJ	(Note 3)		7	20	ps P-P
CML Output Differential Skew	t_{skew1}	Any differential pair		7	25	ps
CML Output Channel-to-Channel Skew	t_{skew2}	Any two outputs		15	40	ps
Propagation Delay from Input-to-Output	t_d			185		ps
CML Differential Output Swing for 2.7Gbps Input Data		$R_L = 50\Omega$ to V_{CC} (Note 4)		600		mV P-P
CML Differential Output Swing for 2.7GHz Input Clock		$R_L = 50\Omega$ to V_{CC} (Note 5)		520		mV P-P

Note 1: AC characteristics are guaranteed by design and characterization.

Note 2: Measured with 100mV P-P noise ($f \leq 2MHz$) on the power supply.

Note 3: Deterministic jitter (DJ) is the arithmetic sum of pattern-dependent jitter and pulse-width distortion.





Note 4: Measured with 300mV P-P differential 1010... data pattern driving the inputs.

Note 5: Measured with 300mV P-P differential clock at 2.7GHz driving the inputs.

+3.3V、2.7Gbps双路2 x 2矩阵开关

典型工作特性

($V_{CC} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)



+3.3V、2.7Gbps双路2 x 2矩阵开关

引脚说明

引脚	名称	功能
1	ENB1	通道B1输出使能, TTL输入。TTL低电平输入关断B1输出级。
2	DIB1+	通道B1信号输入正端, CML电平。
3	DIB1-	通道B1信号输入负端, CML电平。
4	ENB0	通道B0输出使能, TTL输入。TTL低电平输入关断B0输出级。
5	SELB0	通道B0输出选择, TTL输入。参阅表1。
6	DIB0+	通道B0信号输入正端, CML电平。
7	DIB0-	通道B0信号输入负端, CML电平。
8	SELB1	通道B1输出选择, TTL输入。参阅表1。
9, 24	GND	电源地。
10, 13, 16, 17, 20, 23	VCC	正电源。
11	DOB0-	通道B0输出负端, CML电平。
12	DOB0+	通道B0输出正端, CML电平。
14	DOB1-	通道B1输出负端, CML电平。
15	DOB1+	通道B1输出正端, CML电平。
18	DOA1-	通道A1输出负端, CML电平。
19	DOA1+	通道A1输出正端, CML电平。
21	DOA0-	通道A0输出负端, CML电平。
22	DOA0+	通道A0输出正端, CML电平。
25	SELA1	通道A1输出选择, TTL输入。参阅表1。
26	DIA0+	通道A0信号输入正端, CML电平。
27	DIA0-	通道A0信号输入负端, CML电平。
28	SELA0	通道A0输出选择, TTL输入。参阅表1。
29	ENA0	通道A0输出使能, TTL输入。TTL低电平输入关断A0输出级。
30	DIA1+	通道A1信号输入正端, CML电平。
31	DIA1-	通道A1信号输入负端, CML电平。
32	ENA1	通道A1输出使能, TTL输入。TTL低电平输入关断A1输出级。
EP	裸焊盘	地。为了获得适当的散热和电气性能, 裸焊盘必须焊接到电路板地层。

+3.3V、2.7Gbps双路2x2矩阵开关

表1. 输出切换

ROUTING CONTROLS		OUTPUT CONTROLS		OUTPUT SIGNALS	
SELA0/SELB0	SELA1/SELB1	ENA0/ENA1	ENB0/ENB1	Signal at DOA0/DOB0	Signal at DOA1/DOB1
0	0	1	1	DIA0/DIB0	DIA0/DIB0
0	1	1	1	DIA0/DIB0	DIA1/DIB1
1	0	1	1	DIA1/DIB1	DIA0/DIB0
1	1	1	1	DIA1/DIB1	DIA1/DIB1
X	X	0	0	Power Down	Power Down




图1. 功能框图

详细说明

图1中的功能框图给出了MAX3840的结构，SELA_和SELB_引脚通过矩阵开关控制信号的切换。交叉开关的每路输出驱动一路CML输出驱动器。每路输出，DOA_和DOB_由相应的ENA_和ENB_引脚控制使能或禁止。




图2. CML输出电平

CML输入和输出

CML用于简化高速接口，片内输入和输出匹配在改善信号完整性的同时，大大减少了外围元件数量。CML输出信号摆幅较小，所以功耗很低。内部50Ω输入和输出匹配使反射最小，并省去了外部匹配。

+3.3V、2.7Gbps双路2 x 2矩阵开关

MAX3840

应用信息

PECL输入、输出与 MAX3840的接口

有关与CML接口的信息，请参考Maxim应用笔记HFAN-01.0:
LVDS、PECL和CML介绍。

布局考虑

为达到最佳性能，需要采用良好的高频布局技术，对V_{CC}电源进行滤波，并保持短的接地引线。尽可能采用多个过孔。同样，使用阻抗受控的传输线与MAX3840的数据输入和输出端连接。

接口模型

图3所示为CML输入的接口模型，图4所示为CML输出的接口模型。




图3. CML输入模型





图4. CML输出模型

+3.3V、2.7Gbps双路2 x 2矩阵开关

MAX3840

引脚配置



NOTE: THE EXPOSED PAD MUST BE SOLDERED
TO THE SUPPLY GROUND.

NOTE: THE EXPOSED PAD MUST BE SOLDERED
TO THE SUPPLY GROUND.

芯片信息

TRANSISTOR COUNT: 1200

PROCESS: Bipolar (SiGe)

封装信息

如需最近的封装外形信息, 请查询
www.maxim-ic.com.cn/packages。

PACKAGE TYPE	DOCUMENT NO.
32 QFN	21-0091
32 TQFN	21-0140

修订历史

- Rev 1; 11/01: 修正指标。
- Rev 2; 5/03: 增加封装编码(第1页); 更新封装图(第10页)。
- Rev 3; 5/05: 增加无铅封装(第1、2、8、11和12页)。
- Rev 4; 12/05: 将输入电压摆幅由1.5V_{P-P}(最大值)改为2.0V_{P-P}(最大值)。
- Rev 5; 9/07: 增加两个交流幅值指标、将2.5Gbps和2.7GHz时钟输入添加到测试范围中(第3页); 删除封装图, 增加封装表(第8页)。

Maxim不对Maxim产品以外的任何电路使用负责, 也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。