19-3784; Rev 0; 8/05

可提供评估板

固定频率、全桥、CCFL逆变控制器

概述

MAX8751冷阴极荧光灯 (CCFL) 逆变控制器采用固定频率、全桥逆变拓扑，用于驱动多个CCFL。MAX8751在启辉过程中采用谐振模式，所有灯均点亮后转向固定频率工作。这种独特性能可确保所有条件下可靠启动，减缓了变压器的压力。

MAX8751可驱动大功率MOSFET，通常用于一个功率级驱动4个或更多个并联CCFL。内部5.35V线性稳压器为MOSFET驱动器和大部分内部电路供电。控制器工作在较宽的输入电压范围 (6V至28V)，具有较高的转换效率。器件还提供可靠的安全性，有效保护多种单点故障，包括灯管开路和短路等。

MAX8751采用数字脉宽调制 (DPWM)，通过对通/断过程的灯电流"斩波"实现10:1调光范围。DPWM频率可通过电阻精确调节，或与外部信号同步。亮度可通过CNTL引脚的模拟电压控制。

MAX8751能够同步和调整栅极驱动和DPWM振荡器的相位。该特性使多个MAX8751能够采用菊花链连接。开关频率和DPWM频率可由外部电阻调节，或与系统信号保持同步。如果控制器丢失外部同步信号，则切换至内部振荡器继续工作。相移选择引脚PS1和PS2最多可设置4个不同的相移，可同时使用多达5个MAX8751。

MAX8751采用薄型、32引脚TQFN封装，工作在-40°C至+85°C温度范围。

应用

LCD TV	笔记本电脑
LCD监视器	汽车信息娱乐系统

定购信息

PART	TEMP RANGE	PIN-PACKAGE
MAX8751ETJ	-40°C to +85°C	32 TQFN

引脚配置见数据资料的最后部分。

特性

- ♦ n沟道MOSFET、低成本、全桥、固定频率逆变拓扑，具有极高效率
- ♦ 谐振模式启辉，确保可靠启动
- ♦ 栅极强驱动，可以在多灯管应用中轻松驱动较大的外部MOSFET
- ♦ 可调节DPWM频率，具有同步和相移调节
- ♦ 10:1调光范围，提供精确的模拟接口
- ♦ 灯管开路检测，可调节超时
- ♦ 次级电流限制，可调节超时
- ♦ 可调节次级电压限制
- ♦ 可调节DPWM上升、下降时间
- ♦ 宽输入电压范围 (6V至28V)
- ♦ 32引脚TQFN封装

最简工作电路



固定频率、全桥、CCFL 逆变控制器

ABSOLUTE MAXIMUM RATINGS

IN, LX1, LX2 to GND ....-0.3V to +30V
BST1, BST2 to GND ....-0.3V to +36V
BST2 to LX2 ....-0.3V to +6V
V_{CC} to GND ....-0.3V to +6V
GH1 to LX1 ....-0.3V to V_{BST1} + 0.3V
GH2 to LX2 ....-0.3V to V_{BST2} + 0.3V
CNTL, SEL COMP, GL1, GL2, DPWM,
HF, LF, HFCK, HSYNC, LSYNC, LFCK, PCOMP, PS1, PSCK,
TFLT, PS2, $\overline{SHDN}$ to GND..........................-0.3V to V_{CC} + 0.3V
IFB, ISEC, VFB to GND..-6V to +6V
PGND1, PGND2 to GND ....-0.3V to +3V
Continuous Power Dissipation (T_A = +70°C)
32-Pin TQFN (derate 21.3mW/°C above +70°C) 1702.1mW
Operating Temperature Range ....-40°C to +85°C
Junction Temperature ....+150°C
Storage Temperature Range ....-65°C to +160°C
Lead Temperature (soldering, 10s) ....+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{IN} = 24V, **T_A = 0°C to +85°C**, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
IN Input-Voltage Range		6		28	V
IN Quiescent Current	$V_{\overline{SHDN}}$ = 5.5V, V_{IN} = 28V		3.2	6	mA
IN Quiescent Current, Shutdown	$V_{\overline{SHDN}}$ = 0		6	20	µA
V_{CC} Output Voltage, Normal Operation	$V_{\overline{SHDN}}$ = 5.5V, 6V < V_{IN} < 28V, 0 < I_{LOAD} < 20mA	5.20	5.35	5.50	V
V_{CC} Output Voltage, Shutdown	$V_{\overline{SHDN}}$ = 0, no load	3.5	4.6	5.5	V
V_{CC} Undervoltage Lockout Threshold	V_{CC} rising (leaving lockout)			4.5	V
	V_{CC} falling (entering lockout)	4.0			
V_{CC} Undervoltage Lockout Hysteresis			200		mV
GH1, GH2, GL1, and GL2 On-Resistance, Low State	I_{TEST} = 10mA; V_{CC} = 5.3V		1	3	Ω
GH1, GH2, GL1, and GL2 On-Resistance, High State	I_{TEST} = 10mA; V_{CC} = 5.3V		4	8	Ω
BST1, BST2 Leakage Current	V_{BST1} = 24V, V_{LX1} = 19V; V_{BST2} = 24V, V_{LX2} = 19V			5	µA
Resonant Frequency Range	Not tested	30		80	kHz
Minimum Off-Time		240	360	480	ns
Maximum Off-Time		20	30	40	µs
Current-Limit Threshold; LX1 - GND, LX2 - GND		380	400	420	mV
Zero-Crossing Threshold: LX1 - GND, LX2 - GND		5	10	15	mV
IFB Maximum AC Voltage			±3		V
Current-Limit Leading Edge Blanking		240	360	480	ns
IFB Regulation Point	Internally full-wave rectified	770	790	810	mV
IFB Input Bias Current	0 < V_{IFB} < 2V	-3		+3	µA
	-2V < V_{IFB} < 0	-150			

ELECTRICAL CHARACTERISTICS (continued)

(V_{IN} = 24V, **T_A = 0°C to +85°C**, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
IFB Lamp-Out Threshold	Reject 1µs glitches	730	780	830	mV
IFB-to-COMP Transconductance	1V < V_{COMP} < 2.5V		100		µS
COMP Output Impedance			10		MΩ
COMP Discharge Current During Overvoltage or Overcurrent Fault	V_{IFB} = 800mV, V_{ISEC} = 2.5V		1200		µA
COMP Discharge Current During DPWM Off-Time	CNTL = GND, V_{COMP} = 1.5V		100		µA
ISEC Input Bias Current		-0.3		+0.3	µA
ISEC Overcurrent Threshold		1.18	1.22	1.26	V
VFB Input Bias Current	-4V < V_{VFB} < +4V	-25		+25	µA
VFB Overvoltage Threshold		2.10	2.25	2.40	V
Main Oscillator Frequency	R_{HF} = 100kΩ	52.2	53.8	55.4	kHz
Main Oscillator Frequency Range		20		100	kHz
HF, LF, HFCK, LFCK Input-Low Voltage	Slave mode, V_{CNTL} = V_{CC}			0.8	V
HF, LF, HFCK, LFCK Input-High Voltage	Slave mode, V_{CNTL} = V_{CC}	2.1			V
HF, LF, HFCK, LFCK Input Hysteresis	Slave mode, V_{CNTL} = V_{CC}		100		mV
HF, LF, HFCK, LFCK Input Bias Current	Slave mode, V_{CNTL} = V_{CC}	-1		+1	µA
HF Input-Frequency Range	Slave mode, V_{CNTL} = V_{CC}	20		100	kHz
HF, LF, HFCK, LFCK Input Rise and Fall Time	Slave mode, V_{CNTL} = V_{CC}			200	ns
HSYNC, LSYNC Input-Low Voltage				0.8	V
HSYNC, LSYNC Input-High Voltage		2.1			V
HSYNC, LSYNC Input Hysteresis			100		mV
HSYNC, LSYNC Input Bias Current		-1		+1	µA
HSYNC Input Frequency Range		190		460	kHz
HSYNC, LSYNC Input Rise and Fall Time				200	ns
DPWM Chopping Frequency	R_{LF} = 150kΩ	202	208	214	Hz
DPWM Chopping Frequency Range		80		300	Hz

ELECTRICAL CHARACTERISTICS (continued)

(V_{IN} = 24V, **T_A = 0°C to +85°C**, unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
LF Input Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$	80		300	Hz
LSYNC Input Frequency Range	R_{LF} = 150kΩ	120		280	Hz
HFCK Input Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$ (Note 1)	120		600	kHz
HFCK, LFCK, PSCK, DPWM Output On-Resistance	I_{TEST} = 1mA			2.4	kΩ
LFCK Input Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$	10.24		38.40	kHz
CNTL Minimum Duty-Cycle Threshold		0.21	0.23	0.26	V
CNTL Maximum Duty-Cycle Threshold		1.9	2.0	2.1	V
CNTL Input Current	0 < V_{CNTL} < 2V	-0.1		+0.1	V
CNTL Input Threshold	Slave mode	4.2	4.5	4.9	V
DPWM Dimming Resolution	Guaranteed monotonic		7		Bits
SEL, PS1, PS2 Input-Low Voltage				0.8	V
SEL, PS1, PS2 Input-High Voltage		2.1			V
SEL, PS1, PS2 Input Hysteresis			100		mV
$\overline{\text{SHDN}}$ Input-Low Voltage				0.8	mV
$\overline{\text{SHDN}}$ Input-High Voltage	SEL, PS1, PS2 input-high voltage	2.1			V
SEL, PS1, PS2 Input Bias Current	SEL, PS1, PS2 input hysteresis	-1		+1	µA
$\overline{\text{SHDN}}$ Input Bias Current		-1		+1	µA
TFLT Charging Current	V_{ISEC} < 1.25 and V_{IFB} < 790mV, V_{FLT} = 2.0V	0.95	1.00	1.05	µA
	V_{ISEC} < 1.25 and V_{IFB} < 790mV, V_{FLT} = 2.0V		-1		
	V_{ISEC} < 1.25 and V_{IFB} < 790mV, V_{FLT} = 2.0V		126		
TFLT Trip Threshold		3.85	4.00	4.15	V

ELECTRICAL CHARACTERISTICS

(V_{IN} = 24V, **T_A = -40°C to +85°C**, unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
IN Input-Voltage Range		6		28	V
IN Quiescent Current	$V_{\overline{SHDN}}$ = 5.5V, V_{IN} = 28V			6	mA
IN Quiescent Current, Shutdown	$V_{\overline{SHDN}}$ = 0			20	µA
V_{CC} Output Voltage, Normal Operation	$V_{\overline{SHDN}}$ = 5.5V, 6V < V_{IN} < 28V, 0 < I_{LOAD} < 20mA	5.20		5.50	V
V_{CC} Output Voltage, Shutdown	$V_{\overline{SHDN}}$ = 0, no load	3.50		5.50	V
V_{CC} Undervoltage Lockout Threshold	V_{CC} rising (leaving lockout)			4.5	V
	V_{CC} falling (entering lockout)	4.0			
GH1, GH2, GL1, and GL2 On-Resistance, Low State	I_{TEST} = 10mA, V_{CC} = 5.3V			3	Ω
GH1, GH2, GL1, and GL2 On-Resistance, High State	I_{TEST} = 10mA, V_{CC} = 5.3V			8	Ω
Minimum Off-Time		240		480	ns
Maximum Off-Time		20		40	µs
Current-Limit Threshold: LX1 - GND, LX2 - GND		380		420	mV
Zero-Crossing Threshold: LX1 - GND, LX2 - GND		5		15	mV
Current-Limit Leading-Edge Blanking		240		480	ns
IFB Lamp-Out Threshold	Reject 1µs glitches	730		830	mV
IFB Regulation Point		755		820	mV
ISEC Overcurrent Threshold		1.16		1.26	V
VFB Overvoltage Threshold		2.10		2.40	V
Main Oscillator Frequency	R_{HF} = 100kΩ	51.7		55.9	kHz

ELECTRICAL CHARACTERISTICS (continued)

(V_{IN} = 24V, **T_A = -40°C to +85°C**, unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
HF Input-Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$	20		100	kHz
HSYNC Input Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$	190		460	kHz
HFCK Input Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$	120		600	kHz
DPWM Chopping Frequency	R_{LF} = 150kΩ	202		215	Hz
LF Input Frequency Range	Slave mode, $V_{CNTL} = V_{CC}$	80		300	Hz
LSYNC Input Frequency Range	R_{LF} = 150kΩ	120		280	Hz
CNTL Minimum Duty Cycle Threshold		0.21		0.26	V
CNTL Maximum Duty Cycle Threshold		1.9		2.1	V
CNTL Input Threshold	Slave mode	4.2		4.9	mV

Note 1: Actual switching frequency is 1/6 of the HFCK.
Note 2: -40°C specifications are guaranteed by design, not production tested.

典型工作特性

(Circuit of Figure 1. V_{IN} = 12V, T_A = +25°C, unless otherwise noted.)

NORMAL OPERATION



20μs/div

A: VFB, 1V/div
B: LX1, 10V/div
C: LX2, 10V/div
D: IFB, 2V/div

MINIMUM BRIGHTNESS STARTUP WAVEFORM (V_{CNTL} = 0)



2ms/div

A: COMP, 500mV/div
B: IFB, 2V/div
C: VFB, 1V/div

MINIMUM BRIGHTNESS DPWM OPERATION (V_{CNTL} = 0)



1ms/s

A: COMP, 500mV/div
B: IFB, 2V/div
C: VFB, 1V/div

50% BRIGHTNESS STARTUP WAVEFORM



2ms/div

A: COMP, 500mV/div
B: IFB, 2V/div
C: VFB, 1V/div

50% BRIGHTNESS DWPM WAVEFORM (V_{CNTL} = 1V)



1ms/div

A: COMP, 500mV/div
B: IFB, 2V/div
C: VFB, 1V/div

DPWM SOFT-START



100μs/div

A: COMP, 1V/div
B: IFB, 1V/div
C: VFB, 1V/div

典型工作特性 (续)

(Circuit of Figure 1. V_{IN} = 12V, T_A = +25°C, unless otherwise noted.)

DPWM SOFT-START



100µs/div
A: COMP, 1V/div
B: IFB, 1V/div
C: VFB, 1V/div

LAMP-OUT VOLTAGE LIMITING AND TIMEOUT



400ms/div
A: COMP, 5V/div
B: VFB, 2V/div
C: TFLT, 5V/div

SECONDARY SHORT-CIRCUIT PROTECTOR AND TIMEOUT



10ms/div
A: ISEC, 2V/div
B: COMP, 2V/div
C: TFLT, 5V/div

SWITCHING FREQUENCY vs. R_{HF}



DPWM FREQUENCY vs. R_{LF}



RMS LAMP CURRENT vs. R_{SENSE}



V_{CC} LINE REGULATION



V_{CC} LINE REGULATION



(Circuit of Figure 1. V_{IN} = 12V, T_A = +25°C, unless otherwise noted.)











引脚说明

引脚	名称	功能
1	VFB	变压器次级电压反馈输入。VFB引脚通过CCFL灯管高压端和GND之间的电容分压器设置次级过压限制。当VFB上的峰值电压超过内部过压门限时，控制器打开内部电流吸收电路对COMP电容放电，从而限制次级电压。详见*变压器次级电压限制*部分。
2	TFLT	故障定时器调节引脚。发生故障时内部电流源对TFLT和GND间的电容充电。在TFLT和GND间接一个电容设置灯开路和次级短路故障的延时时间。详见*灯管开路保护*部分。
3	CNTL	亮度控制输入。亮度控制电压范围为0至2V。V_{CNTL} = 0时亮度最低 (DPWM占空比10%)，V_{CNTL} = 2V时亮度最高 (DPWM占空比100%)。V_{CNTL}在2V至3V之间变化时，亮度仍然维持在100%最大值。CNTL接V_{CC}时MAX8751进入从器件工作模式。详见*DPWM亮度控制*部分。
4	$\overline{SHDN}$	关断控制输入。当$\overline{SHDN}$被拉至GND时MAX8751进入关断状态。
5	LSYNC	DPWM同步输入。DPWM频率可与LSYNC上的外部信号同步。SEL接V_{CC}时，LSYNC信号的占空比决定亮度。
6	LFCK	内部DPWM振荡器时钟输出。CNTL接V_{CC}时LFCK变为逻辑输入。
7	DPWM	DPWM信号输出。DPWM输出用来控制主-从工作模式下从器件IC的DPWM频率。详见*从器件工作模式 (HFCK、LFCK、PSCK和DPWM)* 部分。
8	PSCK	相移时钟输出。详见*从器件工作模式 (HFCK、LFCK、PSCK和DPWM)* 及*相移 (PS1和PS2)* 部分。
9	HFCK	主开关振荡器时钟输出。CNTL接V_{CC}时HFCK为逻辑输入。
10	HSYNC	主开关频率同步输入。开关频率可与HSYNC外部信号同步。
11	SEL	亮度控制选择输入。可通过CNTL上的模拟电压或外部同步信号来调节亮度。SEL接GND时使能模拟控制输入。SEL接V_{CC}时用外部同步信号进行亮度控制。
12	LF	内部DPWM振荡器的频率调节引脚。通过连接在LF和GND之间的电阻来设置内部DPWM振荡器频率。f_{DPWM} = 208Hz x 150kΩ / R_{LF}。CNTL接V_{CC}时LF变为逻辑输入。详见*DPWM亮度控制*部分。
13	HF	主开关振荡器的频率调节引脚。通过连接在HF和GND之间的电阻来设置主振荡器频率。f_{SW} = 54kHz x 100kΩ / R_{HF}。CNTL接V_{CC}时HF为逻辑输入。
14	PS1	从器件相移选择输入，详见*从器件工作模式 (HFCK、LFCK、PSCK和DPWM)* 部分。
15	PGND2	电源地。PGND是GL2栅极驱动器的返回通路。
16	GL2	低端MOSFET NL2的栅极驱动器输出。
17	BST2	高端栅极驱动器GH2电源输入。MAX8751内部集成一个自举二极管。在LX2和BST2之间接一个0.1µF电容构成自举电路。

引脚	名称	功能
18	GH2	高端MOSFET NH2栅极驱动器输出。
19	LX2	GH2栅极驱动器返回通路。LX2是初级电流限制和过零比较器的输入。控制器检测低端MOSFET NL2上的电压 (LX2 - GND)，以检测初级电流是否过零以及是否过流。
20	IN	电源输入。内部5.3V线性稳压器的输入，稳压器为器件供电。使用0.1µF陶瓷电容将IN旁路至GND。
21	V_{CC}	5.3V/20mA线性稳压器输出。包括低端栅极驱动器GL1和GL2在内的器件电源电压。用1.0µF的陶瓷电容将V_{CC}旁路至GND。
22	LX1	GH1栅极驱动器返回通路。LX1是初级电流限制和过零比较器的输入。器件检测低端MOSFET NL1上的电压 (LX1 - GND)，以检测初级电流是否过零和是否过流。
23	GH1	高端MOSFET NH1栅极驱动器输出。
24	BST1	高端栅极驱动器GH1电源输入。MAX8751内部集成一个自举二极管。在LX1和BST1之间接一个0.1µF电容构成自举电路。
25	GL1	低端MOSFET NL1栅极驱动器输出。
26	PGND1	功率地。PGND是GL1栅极驱动器的返回通路。
27	GND	系统地。
28	PCOMP	锁相环的补偿节点。在PCOMP和GND之间接0.1µF电容以补偿PLL。
29	COMP	跨导误差放大器输出。在COMP和GND之间接一个0.01µF补偿电容以稳定控制器。COMP电容同时设置了DPWM工作时灯管电流包络的上升和下降时间。
30	IFB	灯管电流反馈输入。IFB检测信号在内部进行了全波整流。通过控制高端MOSFET的导通时间将整流信号电压的平均值调节到790mV (典型值)。如果IFB电压下降到低于790mV (典型值) 并且持续超过TFLT设置的时间，则发生了灯管开路故障。详见*灯管开路保护及设置故障延时时间*部分。
31	PS2	从器件的相移选择输入。详见*从器件工作模式 (HFCK、LFCK、PSCK和DPWM)* 部分。
32	ISEC	变压器次级电流反馈输入。当ISEC上的峰值电压超过内部过流门限时，控制器打开内部电流吸收电路，对COMP电容进行放电。变压器次级低压端和地之间的RC电流检测网络可设置短路故障期间的最大次级电流。
—	PAD	底部裸露焊盘。将PAD接GND。



VIN
7V TO 24V
GND
C10
1.0µF
IN
GND
MAXIM
MAX8751
VCC
VCC
C12
1.0µF
SEL
C9
10µF
GH1
BST1
NH1
NH2
C2
0.1µF
C1
2.2µF
ON/OFF
SHDN
LX1
BRIGHTNESS
CNTL
LX2
C8
0.1µF
C7
0.1uF
PCOMP
BST2
GL1
NL1
NL2
T1
PGND1
R3
100kΩ 1%
HF
PGND2
GL2
C3
10pF
3kV
CCFL
R4
150kΩ1%
LF
GH2
HFCK
ISEC
R5
1MΩ
HSYNC
R2
40.2Ω
LSYNC
VFB
LFCK
C4
10nF
R6
1MΩ
DPWM
IFB
PSCK
R1
150Ω
PS1
COMP
PS2
TFLT
C6
0.22µF
C5
0.01µF

图1. 单机典型工作电路


MAXIM
MAX8751
IN
GND
VCC
VFB
COMP
IFB
DPWM
SEL
CNTL
ISEC
TFLT
LINEAR REGULATOR
BIAS SUPPLY
EN
FLT
UVLO
4.2V
UVLO COMPARATOR
OVERVOLTAGE COMPARATOR
2.25V
OVER-CURRENT
100µA
1200µA
RAMP
PWM COMPARATOR
F.W. RECT
790mV
ERROR AMPLIFIER
DIMMING CONTROL LOGIC
OPEN-LAMP COMPARATOR
780mV
OVER-CURRENT
1.22V
SECONDARY OVERCURRENT COMPARATOR
FAULT-DELAY BLOCK
PWM CONTROL LOGIC
PRIMARY OVERCURRENT AND ZERO CROSSING
SHDN
UVLO
RESET
S
R
Q
FLT
FAULT LATCH
GATE DRIVER CONTROL STATE MACHINE
MUX
PHASE SELECT
HIGH-FREQ OSC
PLL AND DPWM OSC
SHDN
PS1
PS2
PSCK
HSYNC
HFCK
HF
LSYNC
LFCK
LF
PCOMP
BST1
GH1
LX1
BST2
GH2
LX2
GL1
PGND1
VCC
GL2
PGND2

图2. 功能框图

详细说明

图1所示为*单机典型工作电路*，图2所示为MAX8751*功能框图*。图1电路包括全桥逆变器，可将未经过稳压的直流输入电压转换为近似的正弦高频交流输出来驱动CCFL。MAX8751由内部5.35V线性稳压器提供偏置，并带有UVLO比较器，可确保稳定工作和平滑的启动特性。MAX8751包含多层故障保护电路，包括检测初级电流限制的比较器、次级过压、次级短路和灯管开路故障。在记录故障情况前，该故障必须有一个最短持续时间，再由逻辑模块对比较器输出进行裁定。一个单独的逻辑模块可基于模拟或DPWM输入提供亮度控制。并且，专用的逻辑电路可为多达5个菊链式连接的MAX8751提供同步和相位控制功能，而不会发生相位重叠。

启辉过程中MAX8751工作在谐振模式下，IFB电压升至大于灯管开路门限后切换至恒定频率工作模式。每个灯管采用单独的变压器次级线圈时，可确保所有灯管可靠启辉，由单个变压器次级驱动多个灯时，也可通过镇流器电容确保可靠启辉。MAX8751所支持的恒定频率结构，可进行同步或相移，以适合菊链应用。使用单功率级时也可将多个灯并联。MAX8751具有足够强的栅级驱动能力，当用一个功率级驱动4个或更多个并联CCFL灯时可以驱动所需的大功率MOSFET。

MAX8751提供精确的灯电流调节。初级电流检测提供逐周期限流和过零检测，而通过单独的环路检测灯管电流，并使用外部电阻实现灯管电流的精细调节。MAX8751采用DPWM方法对CCFL进行开关控制，以调节灯管亮度，同时保持近乎恒定的灯电流。亮度设置点可通过CNTL引脚的模拟电压或外部PWM信号来调节。

MAX8751有一个补偿输入 (COMP)，该输入也用于建立软启动及软停止时序。控制逻辑根据工作模式改变COMP驱动电流，以调节逆变器的动态特性。

恒定频率工作

正常工作情况下，MAX8751工作在恒定频率模式下。用以下两种方法来设置开关频率：

1) 通过连接在HF和GND之间的外部电阻来设置开关频率。公式如下：

$$f_{SW} = 54kHz \times \frac{100k\Omega}{R_{HF}}$$

开关频率的调节范围为20kHz至100kHz (R_{HF}在270kΩ至54kΩ之间选取)。

2) 开关频率可以与外部高频信号同步。HF与GND之间连接一个100kΩ电阻，HSYNC接外部高频信号。得到的开关频率 (f_{SW}) 为外部信号频率 (f_{SYNC}) 的1/6：

$$f_{SW} = \frac{f_{SYNC}}{6}$$

外部信号频率范围应该在120kHz至600kHz之间，从而可产生20kHz至100kHz的开关频率。

图3为恒定频率工作时序图，图中给出了初级电流、内部振荡器及栅极信号时序。在正半周期的起始时间内，开关 NH1和NL2处于ON状态 (参见图1)，初级电流逐渐升高。初级电流达到由COMP电压设置的峰值时控制器关闭NH1。初级电流持续流过NL1的续流体二极管。接下来，低端开关NL1在零电压开关情况下 (ZVS) 打开。此时初级电流开始逐渐下降。内部振荡器的下降沿关闭NL2并打开NH2，启动负半周期。逆变器控制全桥MOSFET，并持续固定频率工作，产生近似正弦的灯电流波形。

谐振启动

启动期间MAX8751工作在谐振模式下，开关频率与谐振槽路的自然谐振频率同步。启动过程中禁止同步和相移功能。图4所示的谐振工作时序图给出了初级电流和栅极信号时序。谐振模式下，在正半周期的起始时间内，NH1



图3. 固定频率时序图



图4. 谐振工作时序图

和NL2打开，初级电流开始逐渐上升。初级电流升至其峰值时控制器关闭NH1。初级电流继续按同一方向流动，并正向偏置NH1的体二极管，初级电流逐渐下降。初级电流降到零时，NL2关闭，NH2打开，开始负半周期。

灯管电流调节

MAX8751用一个灯管电流控制环路调节送给CCFL的电流。控制环路的核心是一个跨导误差放大器，如图2所示。通过一个与灯管低压端串联的检测电阻检测交流灯管电流。电阻两端的电压被馈送到IFB输入并在内部进行全波整流。跨导误差放大器对经过整流的IFB电压与790mV (典型值) 内部基准电压进行比较，产生误差电流。误差电流对连接在误差放大器输出 (COMP) 和地之间的电容进行充、放电，从而产生误差电压 (V_{COMP})。V_{COMP}与内部的斜坡信号比较，控制高端MOSFET开关的导通时间 (t_{ON})。

变压器次级电压限制

在启动和灯管开路故障时，MAX8751通过限制次级电压减小变压器次级线圈的压力。用一个电容分压器检测变压器次级线圈上的交流电压。分压器低端电容上的电压被送到MAX8751的VFB引脚。过压比较器对VFB电压和2.25V (典型值) 内部门限进行比较。一旦检测电压超过过压门限，MAX8751打开一个1200µA的内部电流源，对COMP电容放电。随着COMP电压的下降，高端MOSFET的导通时间缩短，将变压器次级峰值电压降至电容分压器设置的门限以下。

灯管启动

CCFL是气体放电灯管，通常工作于离子雪崩模式。为了使没有电离的灯管启动电离，所加电压 (启辉电压) 必须升高到可以发生雪崩的水平。例如：通常CCFL的正常工作电压约为650V_{RMS}，但启辉电压可高达1800V_{RMS}。

MAX8751独特的谐振启动方案能够确保可靠启辉。在灯管被电离之前，灯管阻抗为无穷大。变压器次级漏感和高压并联电容决定了空载谐振频率。因为空载谐振电路具有高Q值，因此逆变器会使次级电压不断升高，直至灯管完成启辉或控制器激活次级过压保护。

上电时，V_{COMP}缓慢上升，提高高端MOSFET开关的占空比，并提供了一种软启动方法。此外，器件使能后MAX8751立即将V_{FB}拉至过压门限 (典型值2.25V)。启动期间V_{FB}直流电压通过内部电阻缓慢放电。这一特性等效于在启动期间慢慢提高过压门限，因此进一步改善了软启动性能。IFB电压升至高于灯管开路门限后，MAX8751自动切换至恒定频率工作模式。

前馈控制与压差工作

MAX8751能够在各种瞬态条件下保持精密的灯管电流控制。前馈控制可以在输入电压 (V_{IN}) 发生变化时立即调节导通时间。这一特性不但提供了对输入电压变化的抑制能力，并在宽输入电压范围内简化了环路补偿。前馈控制还改善了较短DPWM导通时间的电源调节性能，并使启动瞬态过程受输入电压的影响更小。

V_{IN}升高时，通过提高内部电压斜坡信号的斜率实现前馈控制。这等效于t_{ON}随输入电压而改变，同时保持V_{COMP}信号电平大致相同。由于补偿电容两端所需的电压变化极小，控制器对输入电压变化的响应基本上是瞬时的。

DPWM亮度控制

MAX8751 采用低频 (80Hz到300Hz之间) DPWM信号，通过对通/断过程的灯电流“斩波”实现CCFL亮度控制，DPWM信号来自内部振荡器或外部信号源。在DPWM模式下，COMP控制灯管电流的上升和下降。在DPWM导通周期的起始部分，灯电流为零；由于跨导误差放大器充电，V_{COMP}线性升高，t_{ON}也逐渐增加，灯电流缓慢上升，提供软启动。灯管电流达到调节点后即稳定下来。在

DPWM导通周期的结束部分，亮度控制逻辑打开100µA内部电流源，对COMP电容线性放电，t_{ON}逐渐减小，灯管电流逐渐降为零，从而实现软停止。CCFL亮度控制是通过改变低频DPWM信号的占空比实现的。

使用内部振荡器

当MAX8751不使用外部同步信号时，通过内部振荡器产生DPWM信号。内部DPWM振荡器的频率由连接在LF和GND之间的电阻调节。DPWM频率的计算公式如下：

$$f_{DPWM} = \frac{208Hz \times 150k\Omega}{R_{LF}}$$

DPWM频率的调节范围为80Hz至300Hz (R_{LF}在390kΩ至104kΩ之间选取)。

CCFL亮度正比于DPWM的占空比，可以通过CNTL引脚在10%到100%之间调节。CNTL是一个模拟输入，输入电压范围为0到2000mV，这个电压被数字化后用来选择128个亮度等级之一。如图5所示，MAX8751忽略最开始的13个步长等级，所以这13个步长等级 (V_{CNTL}在0和203mV之间) 都表示10%的亮度。当V_{CNTL}高于203mV时，CNTL上每15.625mV的变化将导致DPWM占空比变化0.78%。V_{CNTL}大于或等于2000mV时，DPWM占空比保持在100%。



图5. 亮度与CNTL电压的关系

使用外部DPWM信号

使用外部DPWM信号控制亮度时，SEL接V_{CC}，LSYNC接外部信号源。外部信号的频率范围为R_{LF}设置的内部振荡器频率的±40%以内。在这种模式下，禁用亮度控制输入CNTL，亮度与外部信号的占空比成正比。当外部信号占空比为100%时，CCFL亮度达100%。如果外部信号的占空比低于10%，CCFL亮度保持在10%。

灯管开路保护

为确保安全，MAX8751的IFB引脚通过监视灯管电流来检测CCFL灯管故障或开路情况。正如*灯管电流调节*部分所述，IFB上的电压在内部进行全波整流。如果整流后的IFB电压低于790mV，MAX8751以1µA的电流源对TFLT电容充电。当TFLT上的电压超过4V时，故障锁存器置位。与正常关断模式不同，线性稳压器输出 (V_{CC}) 保持在5.35V。通过转换$\overline{SHDN}$状态或者重复上电可重新开启器件。

在故障延时期间，电流控制环路试图通过增加高端MOSFET的导通时间对灯管电流进行调节。由于灯管开路时阻抗非常高，是一个高Q值的谐振槽路，因此变压器次级电压将会升高。一旦次级电压超过过压门限，MAX8751将打开内部1200µA电流源对COMP电容放电。随着COMP电压下降，高端MOSFET的导通时间缩短，从而降低了次级电压。因此，灯管开路故障延时期间变压器次级线圈的峰值电压决不会超过限定值。

初级过流保护

MAX8751提供逐周期初级过流保护。当开关导通时，电流检测放大器监测低端开关的漏-源电压。如果监测的电压超过限流门限 (典型值400mV)，调节器关闭初级另外一侧的高端开关，以阻止变压器初级电流进一步增加。

次级电流限制 (ISEC)

当灯管高压端到地发生短路或漏电时，次级电流限制提供失效保护。ISEC监视变压器次级低压端和地之间检测电阻上的电压。ISEC电压与ISEC调节门限 (典型值1.22V) 持续进行比较。一旦ISEC电压超过此门限，则从COMP吸取一个受控电流，以减小桥路高端开关的导通时间。同时，MAX8751用126µA电流源对TFLT电容充电。当TFLT上的电压超过4V时MAX8751进入闭锁状态。与正常关断模式不同，线性稳压器输出 (V_{CC}) 保持在5.35V。触发$\overline{SHDN}$或重复上电将重新开启器件。



图6. 主-从工作配置

从器件工作模式 (HFCK、LFCK、PSCK和DPWM)

MAX8751支持主-从工作方式。以菊链方式可连接多达5个MAX8751，如图6所示。一个器件既可作为主器件也可作为从器件。菊链上的每个MAX8751对于后一个器件来说是主器件，同时也是菊链上前一个器件的从器件。

CNTL接V_{CC}使能从模式。在从模式下，开关频率和DPWM频率与菊链上的前一个MAX8751同步。为使开关频率同步，将主器件和从器件的HFCK引脚接在一起，并将主器件的PSCK引脚接从器件的HF引脚。为使DPWM频率同步，将主器件和从器件的LFCK引脚接在一起，并将主器件的DPWM引脚接从器件的LF引脚。从模式下禁用CNTL亮度控制。主器件的DPWM引脚接从器件的LF引脚时，主器件直接控制从器件的亮度设置。

相移 (PS1和PS2)

采用菊链方式连接时，MAX8751为DPWM工作和MOSFET开关提供相移。相移减小了输入纹波电流，从而极大地减小了输入电流RMS。输入电流RMS的降低减小了对输入电容容量的要求，从而减小了电容尺寸。相移可通过两个逻辑输入引脚 (PS1和PS2) 编程设置。这两个引脚的不同连接方式组合可提供四种相移选择：72°、90°、120°和180°。根据菊链结构中MAX8751的数目来选择相移。用以下公式选择合适的相移：

$$相移 = 360° / 相数$$

表1给出了不同相数下推荐选择的相移。所有主器件和从器件的PS1和PS2设置应该相同。

表2总结了各种模式下MAX8751的工作情况。

表1. 相移设置

PIN SETTING		PHASE SHIFT IN DEGREES					NO. OF PHASES
PS2	PS1	MASTER	SLAVE 1	SLAVE 2	SLAVE 3	SLAVE 4	
X	X	0	N/A	N/A	N/A	N/A	1
GND	GND	0	180	N/A	N/A	NA	2
GND	V_{CC}	0	120	240	N/A	N/A	3
V_{CC}	GND	0	90	180	270	N/A	4
V_{CC}	V_{CC}	0	72	144	216	288	5

X = 无关。

线性稳压器输出 (V_{CC})

内部线性稳压器将直流输入电压降至5.3V (典型值)。线性稳压器为MAX8751的内部控制电路供电。V_{CC}为MOSFET栅极驱动器供电。关断模式下V_{CC}电压降至4.5V。

UVLO

MAX8751包含欠压锁定 (UVLO) 电路。UVLO电路监视V_{CC}电压。当V_{CC}低于4.2V (典型值) 时，MAX8751关闭高端和低端MOSFET驱动器，并复位故障锁存器。

低功耗关断模式

当MAX8751被置为关断模式时，除5.3V线性稳压器之外，IC功能全部关闭。关断时线性稳压器的输出电压下降到约4.5V，电源电流为6µA (典型值)。关断时故障锁存器被复位。将$\overline{\text{SHDN}}$拉至逻辑低电平即可将器件置为关断模式。

应用信息

MOSFET

MAX8751需要四个外部n沟道功率MOSFET构成全桥逆变电路来驱动变压器初级。由于正半周和负半周对称，因此高端和低端开关应采用相同类型的MOSFET。选择MOSFET时，重点考虑额定电压、额定电流、导通电阻($R_{DS(ON)}$)、总栅极电荷以及功耗。

选择额定电压至少比逆变器输入电压高25%的MOSFET。例如：如果最大输入电压为24V，则MOSFET的额定电压应为30V或更高。MOSFET的额定电流应大于最小输入电压及最大亮度时的初级峰值电流。采用以下公式来估算初级峰值电流I_{PEAK_PRI}：

$$I_{PEAK\_PRI} = \frac{\sqrt{2} \times P_{OUT\_MAX}}{V_{IN\_MIN} \times \eta}$$

其中P_{OUT_MAX}为最大输出功率，V_{IN_MIN}是最小输入电压，η是最小输入电压时估算的效率。假定用全桥驱动四个CCFL，每个灯的最大输出功率为4.5W，则最大总输出功率为18W。如果最小输入电压为8V，该输入电压下的估算效率为75%，则峰值初级电流约为4.3A。因此，额定直流电流为5A或更大的功率MOSFET就足够了。

调节器通过检测两个MOSFET导通状态时的漏-源电压来侦测变压器的初级电流，所以MOSFET $R_{DS(ON)}$越小，电流限越高。因此，用户应选择具有低$R_{DS(ON)}$的n沟道MOSFET以减小导通损耗，并将初级电流限设定在合理水平。采用以下公式估算初级电流限的最大值和最小值：

表2. 工作情况概括

PIN	MASTER MODE USING INTERNAL OSCILLATORS	MASTER MODE USING EXTERNAL SYNC SIGNAL (SYNC ONLY)	MASTER MODE USING EXTERNAL SYNC SIGNAL (SYNC AND DIMMING)	SLAVE MODE
CNTL	An analog voltage on CNTL sets the brightness.	An analog voltage on CNTL sets the brightness.	CNTL control is disabled. The external signal controls the brightness. Connect CNTL to an analog voltage in case the external sync signal is lost.	Connect CNTL to V_{CC}.
SEL	Connect SEL to GND.	Connect SEL to GND.	Connect SEL to V_{CC}.	Don’t care.
HF	Connect a resistor to GND to set the switching frequency.	The internal oscillator is not active. Connect a resistor to GND in case the external sync signal is lost.	The internal oscillator is not active. Connect a resistor to GND in case the external sync signal is lost.	Connect to the PSCK pin of its master controller.
LF	Connect a resistor between LF and GND to set DPWM frequency.	The internal oscillator is not active. Connect a resistor to GND in case the external sync signal is lost.	The internal oscillator is not active. Connect a resistor to GND in case the external sync signal is lost.	Connect to the DPWM pin of its master controller.
HFCK	Connect to the HFCK pin of its slave controller. Connect 1MΩ resistor to GND. See Note 1.	Connect to the HFCK pin of its slave controller. Connect 1MΩ resistor to GND. See Note 1.	Connect to the HFCK pin of its slave controller. Connect 1MΩ resistor to GND. See Note 1.	Connect to the HFCK pin of its master controller. Connect 1MΩ resistor to GND. See Note 1.
LFCK	Connect to the LFCK pin of its slave controller. Connect 1MΩ resistor to GND. See Note 1.	Connect to the LFCK pin of its slave controller. Connect 1MΩ resistor to GND. See Note 1.	Connect to the LFCK pin of its slave controller. Connect 1MΩ resistor to GND. See Note 1.	Connect to the LFCK pin of its master controller. Connect 1MΩ resistor to GND. See Note 1.
HSYNC	Not used. Connect to GND.	Connect to a high-frequency external signal to sync the switching frequency.	Connect to a high-frequency external signal to sync the switching frequency.	Not used. Connect to GND.
LSYNC	Not used. Connect to GND.	Connect a low-frequency external signal to sync the DPWM frequency.	Connect a low-frequency external signal to sync the DPWM frequency. The duty cycle of the external signal determines the brightness.	Not used. Connect to GND.
PSCK	Connect to the HF pin of its slave controller.	Connect to the HF pin of its slave controller.	Connect to the HF pin of its slave controller.	Connect to the HF pin of its slave controller.
DPWM	Connect to the LF pin of its slave controller.	Connect to the LF pin of its slave controller.	Connect to the LF pin of its slave controller.	Connect to the LF pin of its slave controller.

注1：HFCK和LFCK上分别加入1MΩ电阻，用于设定关断模式下引脚的状态。

$$I_{LIM\_MIN} = \frac{380mV}{R_{DS(ON)\_MAX}}$$

$$I_{LIM\_MAX} = \frac{420mV}{R_{DS(ON)\_MIN}}$$

MOSFET必须能够耗散V_{IN_MIN}和V_{IN_MAX}时的导通损耗和开关损耗。两种损耗都要计算。理想情况下，$V_{IN(MIN)}$下的损耗应大致等于 $V_{IN(MAX)}$ 下的损耗，输入电压介于两者之间时损耗较小。如果$V_{IN(MIN)}$损耗远大于$V_{IN(MAX)}$损耗，考虑增大MOSFET尺寸。反之，如果$V_{IN(MAX)}$损耗远大于$V_{IN(MIN)}$损耗，考虑选择较低寄生电容的MOSFET。如果V_{IN}的变化范围不大，当导通损耗等于开关损耗时功耗最小。

用下面的公式来计算两个MOSFET的总导通功耗：

$$PD_{CONDUCT} = I_{PRI}{}^2 \times R_{DS(ON)}$$

其中，I_{PRI}为初级电流，计算公式如下：

$$I_{PRI} = \frac{P_{OUT\_MAX}}{\eta \times V_{IN}}$$

ZVS情况下低端MOSFET打开。如果开关频率接近谐振频率，高端MOSFET打开时的损耗可以忽略。但是，MOSFET关闭时电流为峰值。用下面的公式来计算MOSFET关闭时的开关功率损耗：

$$PD_{SWITCH} = \frac{\sqrt{2} \times C_{RSS} \times V_{IN}{}^2 \times f_{SW} \times I_{PRI}}{I_{GATE}}$$

其中，C_{RSS}为MOSFET的反向传输电容，I_{GATE}为MOSFET关闭时的栅极驱动吸收电流峰值。

设置灯管电流

MAX8751利用连接在灯管低压端与地之间的电阻R1 (图1) 检测灯管电流。R1上的电压送到IFB，并在内部进行全波整流。MAX8751通过调节整流后IFB电压的平均值来控制所需的灯管电流。为了设置灯管电流RMS，采用下式确定R1：

$$R1 = \frac{\pi \times 790mV}{2\sqrt{2} \times I_{LAMP(RMS)}}$$

其中，$I_{LAMP(RMS)}$为所需的灯管电流RMS，790mV是*Electrical Characteristics*表中给出的IFB调节点典型值。如欲将灯管电流RMS设置为6mA，R1应该为148Ω。最接近的标准1%电阻为147Ω和150Ω。灯管电流波形取决于灯管的寄生参数。得到的波形不是一个完美的正弦波，它的RMS值不容易预测。应采用一个高频真RMS电流表 (如Yokogawa 2016) 测量电流RMS并对R1进行调整。该电流表放在检测电阻和灯管低电压端之间，测量实际电流RMS。

设置次级电压限

MAX8751限制启动和灯管开路故障时的变压器次级电压。通过由C3和C4构成的电容分压器检测次级电压 (图1)。VFB上的电压与CCFL电压成正比。C3取值越小，环路电流越小，效率越高。如果C3的值过小，谐振工作会受到电路板寄生电容的影响。因此，C3通常在10pF至18pF之间选取。C3的取值确定后，根据所需的最大次级电压RMS $V_{LAMP(RMS)_MAX}$选择C4：

$$C4 = \frac{\sqrt{2} \times V_{LAMP(RMS)\_MAX}}{2.32V} \times C3$$

其中，2.32V为灯管开路时VFB峰值电压的典型值。C3取12pF时，为将最大次级电压RMS设置为1800V，C4必须小于或等于13nF。

设置次级电流限

即使在IFB检测电阻被短路或变压器次级电流并未通过R1而直接流入地时，MAX8751仍然能够限制次级电流。ISEC监视变压器次级线圈低压端和地之间的检测电阻R2上的电压。用下面的公式确定R2：

$$R2 = \frac{1.26V}{\sqrt{2} \times I_{SEC(RMS)\_MAX}}$$

其中，$I_{SEC(RMS)_MAX}$是发生故障时对应的最大变压器次级电流RMS，1.26V是次级短路时ISEC峰值电压的典型值。为了将图1电路的最大次级电流RMS设置为22mA，R2应取40.2Ω。

变压器设计与谐振元件选择

变压器是谐振槽路中最重要的元件。设计变压器的第一步就是确定匝数比 (N)。这一比值必须足够高，以便能够在最小电源电压下支持CCFL的工作电压。变压器匝数比N可以用下式计算：

$$N \geq \frac{V_{LAMP(RMS)}}{0.90 \times V_{IN(MIN)}}$$

其中，$V_{LAMP(RMS)}$为正常工作状态下的最大灯管电压RMS，$V_{IN(MIN)}$为最小直流输入电压。如果正常工作状态下的最大灯管电压RMS为800V，最小直流输入电压为7V，则匝数比应该大于120。

设计CCFL谐振槽路的下一步是设计槽路的谐振频率，该频率应该接近由HF电阻设定的开关频率。决定谐振频率的因素包括：初级线圈串联电容Cs、次级并联电容Cp、变压器次级漏感L、CCFL灯管的工作电阻R_L。

图7为简化的CCFL逆变器电路。简化后的全桥电源表现为一个方波交流电源。移除变压器后，谐振槽路可以进一步简化为图7的形式。C_S'为初级电容折合到次级的电容，N为变压器匝数比。

图8为不同负载情况下谐振槽路电压增益的频率响应。初级串联电容为1µF，次级并联电容为15pF，变压器匝数比为1:93，次级漏感为260mH。注意：频率响应中有两个峰值f_S和f_P。第一个峰值f_S是串联谐振峰值，由次级漏感 (L) 和折合到次级的串联电容 (Cs') 决定：

$$f_S = \frac{1}{2\pi\sqrt{LCs'}}$$

第二个峰值f_P是并联谐振峰值，由次级漏感 (L)、并联电容 (C_P) 和折合到次级的串联电容 (C_S') 决定：

$$f_P = \frac{1}{2\pi\sqrt{L\dfrac{Cs'C_P}{Cs' + C_P}}}$$

实际谐振频率在这两个谐振峰值之间。灯管关闭时，由于灯阻抗无限大，因此谐振槽路的工作点接近并联谐振峰值。电路表现为并联负载谐振转换器特性。并联负载谐振方式下，逆变器的作用类似于电压源，产生必需的启辉电压。从理论上说，谐振转换器的输出电压将一直增加，直至灯管电离或达到器件次级电压限制。一旦灯管发生电离，等效负载电阻迅速减小，同时工作点向着串联谐振峰值移动。在串联负载谐振方式下，逆变器的作用类似于电流源。

CCFL变压器漏感是设计谐振槽路时的重要参数。漏感值具有较大的容差，并且不同批次之间会有显著的差异，所以，在确定对漏感的要求时，最好与变压器厂商直接合作。串联电容Cs设置最小工作频率，大约为串联谐振峰值频率的两倍。串联电容Cs可按以下公式来选择：



图7. CCFL逆变器简化电路

$$C_S \leq \frac{N^2}{4\pi^2 \times f^2_{MIN} \times L}$$

其中，f_{MIN}为最小工作频率范围。在图1电路中，变压器匝数比为120，次级漏感为200mH。为了将最小谐振频率设置为30kHz，C_S取2.2µF。

并联电容C_P设置最大工作频率，它也是并联谐振峰值频率。采用下面的公式选择C_P：

$$C_P > \frac{C_S}{4\pi^2 \times f^2_{MAX} \times L \times C_S - N^2}$$

在图1电路中，为了将最大谐振频率设置为95kHz，C_P取15pF。

选择工作频率时还应该考虑到变压器磁芯的饱和问题。初级线圈应该具有足够的匝数，使变压器在所有工作条件下都不会饱和。使用下面的公式计算初级线圈的最小匝数N1：



图8. 谐振槽路的频率响应

$$N1 > \frac{D_{MAX} \times V_{IN(MAX)}}{B_S \times S \times f_{MIN}}$$

其中，D_{MAX}为高端开关的最大占空比 (约为0.4)，$V_{IN(MAX)}$为最大直流输入电压，B_S为磁芯的饱和磁通密度，S为磁芯的最小截面积。

COMP电容选择

COMP电容用于设置启动、维持灯管电流调节以及输入电压改变引起的瞬变情况下电流调节环路的响应速度。为保持稳定工作，COMP电容 (C_{COMP}) 应至少为3.3nF。

正如*DPWM亮度控制*部分所述，COMP电容也限制着DPWM工作时灯电流包络的动态特性。在DPWM ON周期结束时，MAX8751打开100µA内部电流源对COMP电容线性放电。用下面的公式设置下降时间：

$$C_{COMP} = \frac{100\mu A \times t_{FALL}}{V_{COMP}}$$

其中，t_{FALL}为灯电流包络的下降时间，V_{COMP}为由谐振槽路决定的动态COMP电压。在DPWM ON周期的开始，跨导误差放大器对COMP电容充电，因此充电电流不是恒定值。由于平均充电电流约为30µA，因此上升时间约为下降时间的三倍。

设置故障延时时间

TFLT电容决定灯管开路故障和次级短路故障的延时时间。灯管开路故障期间MAX8751用1µA电流源对TFLT电容充电，次级短路故障期间MAX8751用126µA电流源对TFLT电容充电。因此，次级短路故障的延时时间约为灯开路故障延时时间的1/100。TFLT电压达到4V时MAX8751设置故障锁存器。用下面的公式计算灯管开路故障延时时间 (T_{OPEN_LAMP}) 和次级短路故障延时时间 (T_{SEC_SHORT})：

$$T_{OPEN\_LAMP} = \frac{C_{TFLT} \times 4V}{1\mu A}$$

$$T_{SEC\_SHORT} = \frac{C_{TFLT} \times 4V}{126\mu A}$$

自举电容

通过两个自举电路为高端栅极驱动器供电。MAX8751内部集成了自举二极管，因此只需要两个0.1µF自举电容。这两个电容分别接在LX1和BST1、LX2和BST2之间，以构成自举电路。

布局指南

谨慎的PC板布局对于实现稳定工作十分重要。电路的高压部分和开关部分需要特别仔细的布局。电路的高压部分需要与控制部分分离开。按照下面的指导原则可以实现良好的PC板布局：

1) 保持大电流通路短且宽，尤其在接地端。这一点对于稳定、无抖动地工作以及高效率至关重要。

2) 功率地和模拟地采用星形连接。功率地和模拟地应该完全隔离－仅在星形地的中心汇集。该中心点应该位于模拟地引脚 (GND)。这些地采用独立的敷铜区域易于达到这一目标。V_{CC}、COMP、HF、LF和TFLT应该使用低噪声模拟地。

3) 高速开关节点应远离敏感的模拟区域 (V_{CC}、COMP、HF、LF和TFLT)。所有控制引脚输入均与模拟地或V_{CC}连接。

4) V_{CC}到GND的去耦电容尽可能靠近IC放置，并且采用专用连线，不与其它信号线共用。

5) LX_至GND的电流检测通路应采用Kelvin检测连接方式，以确保限流精度。选用8引脚MOSFET时，外部电源通过顶层覆铜区与MOSFET连接，并且在8引脚SO封装内侧 (在下面) 连接GND和LX_，这样做可以很好地达到这一目标。

6) 反馈连线要短而且直。尽可能使IFB、VFB和ISEC连线远离高压连线和变压器。

7) 在尺寸允许的情况下，变压器次级的高压布线应有足够宽的间隔。高压布线还应与临近的地层隔开，以防止容性耦合带来损耗。

8) 连接至变压器次级电容分压器的连线也需要有足够的间隔，以防电弧放电。在某些情况下，将这些连线分别安排到电路板的两面比较有利。

引脚配置



TQFN 5mm x 5mm

芯片信息

TRANSISTOR COUNT: 7743

PROCESS: BiCMOS

固定频率、全桥、CCFL 逆变控制器

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 **www.maxim-ic.com.cn/packages**。)



(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 www.maxim-ic.com.cn/packages。)

COMMON DIMENSIONS

PKG.	16L 5x5			20L 5x5			28L 5x5			32L 5x5			40L 5x5		
SYMBOL	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
A1	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05	0	0.02	0.05
A3	0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.		
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30	0.15	0.20	0.25
D	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
E	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10	4.90	5.00	5.10
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.		
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	0.35	0.45
L	0.30	0.40	0.50	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.40	0.50	0.60
L1	-	-	-	-	-	-	-	-	-	-	-	-	0.30	0.40	0.50
N	16			20			28			32			40		
ND	4			5			7			8			10		
NE	4			5			7			8			10		
JEDEC	WHHB			WHHC			WHHD-1			WHHD-2			-----		

EXPOSED PAD VARIATIONS

PKG. CODES	D2			E2			L	DOWN BONDS ALLOWED
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	±0.15	
T1655-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T1655-2	3.00	3.10	3.20	3.00	3.10	3.20	**	YES
T1655N-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T2055-2	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T2055-3	3.00	3.10	3.20	3.00	3.10	3.20	**	YES
T2055-4	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T2055-5	3.15	3.25	3.35	3.15	3.25	3.35	0.40	YES
T2855-1	3.15	3.25	3.35	3.15	3.25	3.35	**	NO
T2855-2	2.60	2.70	2.80	2.60	2.70	2.80	**	NO
T2855-3	3.15	3.25	3.35	3.15	3.25	3.35	**	YES
T2855-4	2.60	2.70	2.80	2.60	2.70	2.80	**	YES
T2855-5	2.60	2.70	2.80	2.60	2.70	2.80	**	NO
T2855-6	3.15	3.25	3.35	3.15	3.25	3.35	**	NO
T2855-7	2.60	2.70	2.80	2.60	2.70	2.80	**	YES
T2855-8	3.15	3.25	3.35	3.15	3.25	3.35	0.40	YES
T2855N-1	3.15	3.25	3.35	3.15	3.25	3.35	**	NO
T3255-2	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T3255-3	3.00	3.10	3.20	3.00	3.10	3.20	**	YES
T3255-4	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T3255N-1	3.00	3.10	3.20	3.00	3.10	3.20	**	NO
T4055-1	3.20	3.30	3.40	3.20	3.30	3.40	**	YES

** SEE COMMON DIMENSIONS TABLE

NOTES:

1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
3. N IS THE TOTAL NUMBER OF TERMINALS.
4. THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
5. DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
6. ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
8. COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
9. DRAWING CONFORMS TO JEDEC MO220, EXCEPT EXPOSED PAD DIMENSION FOR T2855-1, T2855-3, AND T2855-6.
10. WARPAGE SHALL NOT EXCEED 0.10 mm.
11. MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
12. NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY.
13. LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.

-DRAWING NOT TO SCALE-

DALLAS SEMICONDUCTOR MAXIM

TITLE: PACKAGE OUTLINE,
16, 20, 28, 32, 40L THIN QFN, 5x5x0.8mm

APPROVAL	DOCUMENT CONTROL NO.	REV.	
	21-0140	H	2/2

MAXIM北京办事处

北京 8328信箱 邮政编码 100083

免费电话：800 810 0310

电话：010-6211 5199

传真：010-6211 5299