

可提供评估板



多协议双智能卡接口

概述

DS8007A多协议双智能卡接口是一款汽车级、低成本双智能卡读卡器接口，满足所有ISO 7816、EMVTM和GSM11-11的要求。通过其8位并行总线和专用地址选择(AD3-AD0)引脚，DS8007A可方便地直接连接至Maxim安全微控制器的非复用字节宽度总线。另外，并行总线也可以复用，允许直接连接至80C51兼容微控制器的复用总线，通过MOVX寻址。

一路集成的UART复用该接口，允许高速、自动的完成智能卡处理，并且每个卡槽具有独立的处理和可变波特率能力。卡接口由内部时序控制，支持自动激活和关闭时序，可处理T = 0、T = 1所需要的所有动作以及同步协议。此外还支持掉电情况下的紧急关闭。通过辅助I/O可支持第三个卡。同一套I/O还可作为额外的UART串行接口。

DS8007A提供两路智能卡接口所需的全部信号，集成电压转换器保证了1.8V/3V/5V卡和1.8V/3V/5V工作环境的相互兼容性，能够工作在2.7V至6V电源电压。对于非汽车级应用，可以选择标准版本的DS8007。

应用

银行设备(POS终端、借记卡/信用卡支付终端、PIN装置、自动取款机)

远程通信装置

付费电视

接入控制

定购信息

PART	TEMP RANGE	SMART CARDS SUPPORTED	PIN-PACKAGE
DS8007A-EAG+	-40°C to +125°C	2 + auxiliary	48 LQFP

+表示无铅(Pb)/符合RoHS标准的器件。


EMV是EMVCo LLC的商标。

注意：该器件某些版本的规格可能与发布的规格不同，会以勘误表的形式给出。通过不同销售渠道可能同时获得器件的多个版本。欲了解器件勘误表信息，请点击：china.maxim-ic.com/errata。

特性

- ◆ 为两路独立的智能卡提供完整的接口/控制
- ◆ 卡接口具有8kV (最小值) ESD保护
- ◆ 内部产生IC卡供电电压
 - 5.0V ±5%、65mA (最大值)
 - 3.0V ±8%、50mA (最大值)
 - 1.8V ±10%、30mA (最大值)
- ◆ 内部专用的时序管理电路自动控制卡的激活、关闭和数据通信
- ◆ 8位并行总线主机接口(用户可选择复用或非复用模式)
- ◆ 片选和三态总线允许总线上挂接多个设备(读卡器和存储器)
- ◆ 8字符接收FIFO，可设置深度/阈值
- ◆ I/O口连接外部ISO 7816 UART
- ◆ 独立的卡时钟发生器(高达10MHz)，支持2倍频
- ◆ 可选择卡时钟停止在高电平、低电平或内部产生的1.25MHz (卡关断)
- ◆ 提供经过EMV认证的参考设计和评估套件
(DS8007-KIT)

引脚配置



典型工作电路在数据资料的最后给出。

本文是英文数据资料的译文，文中可能存在翻译上的不准确或错误。如需进一步确认，请在您的设计中参考英文资料。

有关价格、供货及订购信息，请联络Maxim亚洲销售中心：10800 852 1249 (北中国区)，10800 152 1249 (南中国区)，或访问Maxim的中文网站：china.maxim-ic.com。



DS8007A

多协议双智能卡接口

ABSOLUTE MAXIMUM RATINGS

Voltage Range on VDD Relative to Ground	-0.5V to +6.5V
Voltage Range on VDDA Relative to Ground	-0.5V to +6.5V
Voltage Range on Any Pin Relative to Ground	
Pins CPA1, CPA2, CPB1, CPB2, and V _{UP}	-0.5V to +7.5V
All Other Pins.....	-0.5V to (V _{DD} + 0.5V)

Maximum Junction Temperature	+150°C
Maximum Power Dissipation (T _A = -25°C).....	900mW
Storage Temperature Range	-55°C to +150°C
Soldering Temperature.....	Refer to the IPC/JEDEC J-STD-020 Specification.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{DD} = +3.3V, V_{DDA} = +3.3V, T_A = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Digital Supply Voltage	V _{DD}		2.7	6.0		V
Step-Up Converter Supply Voltage	V _{DDA}		V _{DD}	6.0		V
Power-Down V _{DD} Current	Cards Inactive	I _{PD} f _{Xtal} = 0MHz		0.9		mA
	Cards Active		f _{Xtal} = 0MHz, f _{CLK} = 0MHz, V _{CCx} = 5V	2.2		
Sleep Mode V _{DD} Current (Cards Active)	I _{STOP}	f _{CLK} = 0MHz, V _{CCx} = 5V		24		mA
Active V _{DD} Current 5V Cards	I _{DD}	3x V _{DD} step-up: I _{CCA} + I _{CCB} = 80mA, V _{DD} = 2.7V, f _{Xtal} = 20MHz, f _{CLK} = 10MHz		325		mA
Active V _{DD} Current 3V Cards	I _{DD}	2x V _{DD} step-up: I _{CCA} + I _{CCB} = 80mA, f _{Xtal} = 20MHz, f _{CLK} = 10MHz, V _{DD} = 2.7V		225		mA
		No step-up: I _{CCA} + I _{CCB} = 80mA, f _{Xtal} = 20MHz, f _{CLK} = 10MHz, V _{DD} = 5V		120		
Power-Fail Reset Voltage	V _{RST}	Threshold voltage (falling)	2.1	2.5		V
	V _{HYS}	Hysteresis	50	170		mV
Delay Pin	Reset Threshold	V _{DRST}		1.25		V
	Output Voltage	V _{DO}			V _{DD} + 0.3	
	Output Current	I _{DO}	V _{DELAY} = 0V	-2		μA
			V _{DELAY} = V _{DD}	+2		mA
Output Capacitance	C _{DO}		1			nF
RSTOUT PIN						
Output High Voltage	V _{OHRSTO}	I _{OH} = -1mA	0.8 x V _{DD}	V _{DD} + 0.3		V
Output Low Voltage	V _{OLRSTO}	I _{OL} = 2mA	-0.3	+0.4		V
Leakage Current	I _L	V _{OL} = 0V, V _{OH} = 5V	-10	+10		μA

多协议双智能卡接口

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +3.3V$, $V_{DDA} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
Alarm Pulse Width	t_W	$C_{DELAY} = 22nF$		10		ms	
External Clock Frequency	f_{XTAL}	External crystal	4	20		MHz	
		External oscillator	0	20			
Internal Oscillator	f_{INT}		1.6	2.5	3.7	MHz	
Voltage on V _{UP} Pin	V_{UP}	3x step-up		5.7		V	
		2x step-up		4.1			
Voltage Detection of V_{DDA} for 2x, 3x Step-Up	V_{DET}		3.25	3.50	3.60	V	
Shutdown Temperature	T_{SD}			+150		°C	
RST _x Pins	Card Inactive Mode	Output Low Voltage	V_{OLRST}	$I_{OLRST} = 1mA$	0	0.3	V
		Output Current	I_{OLRST}	$V_{OLRST} = 0V$	0	-1	mA
	Card Active Mode	Output Low Voltage	V_{OLRSTL}	$I_{OLRST} = +200\mu A$	0	0.3	V
		Output High Voltage	V_{OHRSTH}	$I_{OHRST} = -200\mu A$	$V_{CCx} - 0.5$	V_{CCx}	
		Rise Time	t_{RRST}	$C_L = 30pF$		0.1	μs
		Fall Time	t_{FRST}	$C_L = 30pF$		0.1	
		Shutdown Current	$I_{RST(SD)}$			-25	mA
		Current Limitation	$I_{RST(LIMIT)}$		-30	+30	
CLK _x Pins	Card Inactive Mode	Output Low Voltage	V_{OLCLK}	$I_{OLCLK} = 1mA$	0	0.3	V
		Output Current	I_{OLCLK}	$V_{OLCLK} = 0V$	0	-1	mA
	Card Active Mode	Output Low Voltage	V_{OLCLK}	$I_{OLCLK} = +200\mu A$	0	0.3	V
		Output High Voltage	V_{OHCLK}	$I_{OHCLK} = -200\mu A$	$V_{CCx} - 0.5$	V_{CCx}	
		Rise Time	t_{RCLK}	$C_L = 30pF$ (Note 2)		8	ns
		Fall Time	t_{FCLK}	$C_L = 30pF$ (Note 2)		8	
		Current Limitation	$I_{CLK(LIMIT)}$		-90	+90	mA
		Clock Frequency	f_{CLK}	Idle configuration (1MHz)	1	1.85	MHz
				Operational	0	10	
Duty Factor		δ	$C_L = 30pF$	45	55	%	

DS8007A

多协议双智能卡接口

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +3.3V$, $V_{DDA} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER		SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
V _{CCx} Pins	Card Inactive Mode	Output Low Voltage	V _{CCx}	I _{CC} = 1mA	0	0.3	V
		Output Current	I _{CC}	V _{CCx} = 0V	0	-1	mA
	Card Active Mode	Output Low Voltage	V _{CCx}	I _{CC(5V)} < 65mA	4.72	5.00	5.25
				I _{CC(3V)} < 50mA	2.75	3.00	3.22
				I _{CC(1.8V)} < 30mA	1.62	1.80	1.95
				5V card, current pulses of 40nC with I < 200mA, t < 400ns, f < 20MHz	4.6	5.4	V
				3V card, current pulses of 24nC with I < 200mA, t < 400ns, f < 20MHz	2.75	3.25	
				1.8V card, current pulses of 12nC with I < 200mA, t < 400ns, f < 20MHz	1.62	1.98	
		Output Current	I _{CC}	V _{CCx(5V)} = 0 to 5V	-65		
				V _{CCx(3V)} = 0 to 3V	-50		
				V _{CCx(1.8V)} = 0 to 1.8V	-30		mA
	Total Current (Two Cards)	I _{CC(A+B)}			-80		
	Shutdown Current	I _{CC(SD)}			-100		
	Slew Rate	V _{CCSR}	Up/down, C < 300nF (Note 3)	0.05	0.16	0.5	V/μs
I/Ox Pins	Card Inactive Mode	Output Low Voltage	V _{OLO}	I _{OLO} = 1mA	0	0.3	V
		Output Current	I _{OLO}	V _{OLO} = 0V	0	-1	mA
		Internal Pullup Resistor	R _{PULLUP}	To V _{CCx}	9	14	19
	Card Active Mode	Output Low Voltage	V _{OLO}	I _{OLO} = 1mA	0	0.3	V
		Output High Voltage	V _{OHI}	I _{OHI} ≤ -20μA	0.8 × V _{CCx}	V _{CCx}	
				I _{OHI} ≤ -40μA (3V/5V)	0.75 × V _{CCx}	V _{CCx}	
		Output Rise/Fall Time	t _{OT}	C _L = 30pF		0.1	μs
		Input Low Voltage	V _{ILO}		-0.3	+0.8	V
		Input High Voltage	V _{IHI}		1.5	V _{CCx}	
		Input Low Current	I _{ILO}	V _{ILO} = 0V	700		μA
		Input High Current	I _{IHI}	V _{IHI} = V _{CCx}	20		
		Input Rise/Fall Time	t _{IT}	C _L = 30pF	1.2		μs
	Current Limitation	I _{O(LIMIT)}			-25	+25	mA

多协议双智能卡接口

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +3.3V$, $V_{DDA} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER		SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
C4x, C8x Pins	Card Inactive Mode	Output Low Voltage	V_{OLC48}	$I_{OLC48} = 1mA$	0	0.3	V
		Output Current	I_{OLC48}	$V_{OLC48} = 0V$	0	-1	mA
		Internal Pullup Resistor	R_{PULLUP}	Between C4 or C8 and V_{CCx}	6	10	$k\Omega$
	Card Active Mode	Output Low Voltage	V_{OLC48}	$I_{OLC48} = 1mA$	0	0.35	V
		Output High Voltage	V_{OHC48}	$I_{OHC48} \leq -20\mu A$	$0.8 \times V_{CCx}$	V_{CCx}	
				$I_{OHC48} \leq -40\mu A$ (3V/5V)	$0.75 \times V_{CCx}$	V_{CCx}	
		Output Rise/Fall Time	t_{OT}	$C_L = 30pF$		0.1	μs
		Input Low Voltage	V_{ILC48}		-0.3	+0.8	V
		Input High Voltage	V_{IHC48}		1.5	V_{CCx}	
		Input Low Current	I_{ILC48}	$V_{ILIO} = 0V$		850	μA
		Input High Current	I_{IHC48}	$V_{IHIO} = V_{CCx}$		20	
		Input Rise/Fall Time	t_{IT}	$C_L = 30pF$		1.2	μs
		Pullup Pulse Width	t_{WPB}	Active pullup	200		ns
		Operating Frequency	f_{MAX}	On card contact pins		1	MHz
TIMING							
Activation Sequence Duration	t_{ACT}	See Figure 9			130		μs
Deactivation Sequence Duration	t_{DE}	See Figure 9			150		μs
PRESA/PRESB PINS							
Input Low Voltage	V_{ILPRES}				0.25 $\times V_{DD}$		V
Input High Voltage	V_{IHPRES}				0.7 $\times V_{DD}$		V
Input Low Current	I_{ILPRES}	$V_{ILPRES} = 0V$				40	μA
Input High Current	I_{IHPRES}	$V_{IHPRES} = V_{DD}$				40	μA
IOAUX PIN							
Internal Pullup Resistor	R_{PULLUP}	Between I/OAUX and V_{DD}			9	14	$k\Omega$
Output Low Voltage	V_{OLAUX}	$I_{OLAUX} = 1mA$				0.3	V
Output High Voltage	V_{OHAUX}	$I_{OHAUX} = 40\mu A$ (3V/5V)				$0.75 \times V_{DD}$	V_{DD}
Output Rise/Fall Time	t_{OT}	$C_L = 30pF$				0.1	μs

DS8007A

多协议双智能卡接口

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +3.3V$, $V_{DDA} = +3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Input Low Voltage	V_{ILAUX}		-0.3	$0.3 \times V_{DD}$		V
Input High Voltage	V_{IHAUX}		$0.7 \times V_{DD}$	V_{DD}		V
Input Low Current	I_{ILAUX}	$V_{ILAUX} = 0V$		700		μA
Input High Current	I_{IHAUX}	$V_{IHAUX} = V_{DD}$	-20	+20		μA
Input Rise/Fall Time	t_{IT}	$C_L = 30pF$		1.2		μs
INTERRUPT PIN						
Output Low Voltage	V_{OLINT}	$I_{OH} = 2mA$		0.3		V
Input High Leakage Current	I_{IHINT}			10		μA
D7 TO D0, ALL OTHER LOGIC PINS						
Output Low Voltage	V_{OLD}	$I_{OLD} = +5mA$		$0.2 \times V_{DD}$		V
Output High Voltage	V_{OHD}	$I_{OHD} = -5mA$	$0.8 \times V_{DD}$	V_{DD}		V
Output Rise/Fall Time	t_{OT}	$C_L = 50pF$		25		ns
Input Low Voltage	V_{ILD}		$0.3 \times V_{DD}$			V
Input High Voltage	V_{IHD}		$0.7 \times V_{DD}$			V
Input Low Current	I_{ILD}		-20	+20		μA
Input High Current	I_{IHD}		-20	+20		μA
Load Capacitance	C_{LD}			10		pF

Note 1: Operation guaranteed at $-40^\circ C$ but not tested.

Note 2: Parameters are guaranteed to meet all ISO 7816, GSM11-11, and EMV 2000 requirements. For the 1.8V card, the maximum rise and fall time is 10ns.

Note 3: Parameter is guaranteed to meet all ISO 7816, GSM11-11, and EMV 2000 requirements. For the 1.8V card, the minimum slew rate is $0.05V/\mu s$ and the maximum slew rate is $0.5V/\mu s$.

多协议双智能卡接口

AC ELECTRICAL SPECIFICATIONS—TIMING PARAMETERS FOR MULTIPLEXED PARALLEL BUS

($V_{DD} = 3.3V$, $V_{DDA} = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (Figure 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
XTAL1 Cycle Time	$t_{CY(XTAL1)}$		50			ns
ALE Pulse Width	$t_W(ALE)$		20			ns
Address Valid to ALE Low	t_{AVLL}		10			ns
ALE Low to \overline{RD} or \overline{WR} Low	$t_{(AL-RWL)}$	Register URR Other registers	10			ns
\overline{RD} Pulse Width	$t_W(RD)$		$2 \times t_{CY(XTAL1)}$			ns
\overline{RD} Low to Data Read Valid	$t_{(RL-DV)}$			50		ns
\overline{WR}/RD High to ALE High	$t_{(RWH-AH)}$		10			ns
\overline{WR} Pulse Width	$t_W(WR)$		10			ns
Data Write Valid to \overline{WR} Low	$t_{(DV-WL)}$		10			ns




图1. 复用并行总线时序

DS8007A

多协议双智能卡接口

AC ELECTRICAL SPECIFICATIONS—TIMING PARAMETERS FOR NONMULTIPLEXED PARALLEL BUS (READ AND WRITE)

($V_{DD} = 3.3V$, $V_{DDA} = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.) (See Figure 2.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
RD High to CS Low	t_1		10			ns
Access Time CS Low to Data Out Valid	t_2			50		ns
CS High to Data Out High Impedance	t_3			10		ns
Data Valid to End of Write	t_4		10			ns
Data Hold Time	t_5		10			ns
RD Low to CS or WR Low	t_6		10			ns
Address Stable to CS or WR High	t_7		10			ns
Address to CS Low	t_8		10			ns




图2. 非复用并行总线时序(读和写)

多协议双智能卡接口

AC ELECTRICAL SPECIFICATIONS—TIMING PARAMETERS FOR CONSECUTIVE READ/WRITE TO URR/UTR/TOC

($V_{DD} = 3.3V$, $V_{DDA} = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SEE FIGURE 3						
RD Pulse Width	$t_W(RD)$		10			ns
\overline{RD} Low to Bit CRED = 1	$t_{RD(URR)}$		$t_W(RD) + 2t_{CY(CLK)}$	$t_W(RD) + 3t_{CY(CLK)}$		ns
Set Time Bit FE	$t_{SB(FE)}$		10.5			ETU
Set Time Bit RBF	$t_{SB(RBF)}$		10.5			ETU
SEE FIGURE 4						
WR/CS Pulse Width	$t_W(WR)$	(Note 4)	10			ns
$\overline{WR/CS}$ Low to I/Ox Low	$t_{WR(UTR)}$		$t_W(WR) + 2t_{CY(CLK)}$	$t_W(WR) + 3t_{CY(CLK)}$		ns
SEE FIGURE 5						
WR/CS Pulse Width	$t_W(WR)$		10			ns
WR/CS High to Bit CRED = 1	$t_{WR(TOC)}$	(Notes 4 and 5)	1 / PSC	2 / PSC		ETU

Note 4: Depends on the leading edge of WR or CS (whichever is deasserted first). Reference this specification to the rising edge of CS/WR instead of the falling edge.

Note 5: PSC is the programmed prescaler value (31 or 32).




图3. 寄存器URR两次读操作之间的时序

多协议双智能卡接口




图4. 寄存器UTR两次写操作之间的时序




图5. 寄存器TOC两次写操作之间的时序

多协议双智能卡接口

引脚说明

DS8007A

引脚	名称	功能
1	RSTOUT	复位输出。该高电平有效输出用于复位外部器件。DELAY引脚达到V _{DRST} 之前，RSTOUT引脚被驱动为高电平。一旦DELAY引脚达到V _{DRST} ，RSTOUT引脚进入三态，因此，它可以从外部下拉至低电平。每一次出现RSTOUT脉冲时，SUPL置位。
2	I/OAUX	辅助I/O，该I/O引脚可连接至辅助智能卡接口。
3	I/OA	智能卡A的I/O数据线，该I/O数据线对应于智能卡A，也称为ISO C7触点。
4	C8A	智能卡A辅助I/O，该辅助I/O对应于智能卡A，也称为ISO C8触点。它可以和同步卡关联。
5	PRESA	智能卡A插入检测，对应于智能卡A，高电平有效指示卡插入。
6	C4A	智能卡A辅助I/O，该辅助I/O对应于智能卡A，也称为ISO C4触点。它可以和同步卡关联。
7	GNDA	智能卡A地，必须连接至GND。
8	CLKA	智能卡A时钟输出，用于智能卡A的时钟输出，也称为ISO C3触点。
9	VCCA	智能卡A供电电压，用于智能卡A的供电电压输出，也称为ISO C1触点。
10	RSTA	智能卡A复位信号，用于智能卡A的复位输出，也称为ISO C2触点。
11	I/OB	智能卡B的I/O数据线，该I/O数据线对应于智能卡B，也称为ISO C7触点。
12	C8B	智能卡B辅助I/O，该辅助I/O对应于智能卡B，也称为ISO C8触点。它可以和同步卡关联。
13	PRESB	智能卡B插入检测，对应于智能卡B，高电平有效指示卡插入。
14	C4B	智能卡B辅助I/O，该辅助I/O对应于智能卡B，也称为ISO C4触点。它可以和同步卡关联。
15	GNDB	智能卡B地，必须连接至GND。
16	CLKB	智能卡B时钟输出，用于智能卡B的时钟输出，也称为ISO C3触点。
17	VCCB	智能卡B供电电压，用于智能卡B的供电电压输出，也称为ISO C1触点。
18	RSTB	智能卡B复位信号，用于智能卡B的复位输出，也称为ISO C2触点。
19	GND	地。
20	V _{UP}	升压转换器连接，在该引脚和地之间连接一个220nF的低ESR电容。

多协议双智能卡接口

引脚说明(续)

引脚	名称	功能
21	CPA1	升压转换器接点1，在CPA1和CPA2之间连接一个220nF的低ESR电容。
22	CPB1	升压转换器接点3，在CPB1和CPB2之间连接一个220nF的低ESR电容。
23	VDDA	模拟电源电压，升压转换器模拟电源正极；可以高于但不能低于V _{DD} 。应采用高质量电容将该引脚去耦至AGND。
24	CPB2	升压转换器接点4，在CPB1和CPB2之间连接一个220nF的低ESR电容。
25	AGND	模拟地。
26	CPA2	升压转换器接点2，在CPA1和CPA2之间连接一个220nF的低ESR电容。
27	V _{DD}	数字供电电源，应采用高质量电容将该引脚去耦至GND。
28–35	D0–D7	8位数字I/O，该端口用作主机控制器和DS8007A之间的数据或地址/数据通信线，分别对应非复用和复用工作模式。
36	\overline{RD}	低电平有效的并行总线读选通输入。复用模式下，该输入指示主处理器何时从DS8007A读取信息；非复用模式下，当CS和WR为低电平时，该引脚指示当前操作是读($RD = 1$)还是写($RD = 0$)。
37	\overline{WR}	低电平有效的并行总线写选通输入。复用模式下，该输入指示主处理器何时向DS8007A写入信息；非复用模式下，该引脚上的低电平指示总线在进行读操作还是写操作。
38	\overline{CS}	低电平有效片选输入，该输入指示何时DS8007A在并行总线上有效。
39	ALE	地址锁存使能输入，当主处理器总线工作在复用模式时，该信号监视ALE信号；工作在非复用模式时，该信号连接至V _{DD} 。
40	\overline{INT}	低电平有效中断，该输出指示中断有效。
41	INTAUX	辅助中断输入，该引脚用于辅助中断。
42–45	AD3–AD0	寄存器选择地址输入，这些引脚用作非复用配置时的地址输入线；复用配置下，应连接至地或V _{DD} 。
46, 47	XTAL2, XTAL1	晶振，用作时钟源时，这些引脚之间需放置一个负载电容合适的晶体。如果用外部时钟源替代晶振，XTAL1可以用作输入。
48	DELAY	外部延迟电容连接端，在该引脚与地之间连接一个电容，设置上电复位延迟。

多协议双智能卡接口

详细说明

以下内容说明器件的主要功能，使用该文档时，要求读者能够基本了解ISO 7816。

并行总线接口

器件通过复用或解复用并行8位数据总线(D0–D7)连接至主计算机/处理器。并行总线接口监测ALE信号，自动检测是否有复用或非复用外部总线接口。默认配置是非复用模式。

用外部总线接口，只要在ALE引脚上没有检测到信号边沿(活动)变化，则保持默认配置。一旦在ALE引脚上检测到上升沿，DS8007A进入复用工作模式。复用模式下，一旦复位/重复上电或撤销CS有效状态，器件将进入非复用模式。将ALE引脚接V_{DD}或地，强制器件进入非复用并行总线模式。图7中的总线识别确定是否可以直接使用外部地址线(AD3–AD0)，或者必须根据ALE输入信号锁存外部数据线(D7–D0)。复用模式下，无论CS状态如何，都将锁存新地址。




图6. 方框图

多协议双智能卡接口




图7. 并行总线接口

复用模式

复用模式下，地址和数据复用D7-D0信号。如果选择DS8007A（例如， $\overline{CS} = 0$ ），主机微控制器地址锁存使能（ALE）信号的下降沿锁存地址（D3-D0）， \overline{RD} 和 \overline{WR} 选通输入信号分别用于使能读或写操作。请参考本数据资料前面介绍的复用并行总线模式中的交流时序。

非复用模式

非复用模式下，AD3-AD0信号始终用作地址线，D7-D0始终用作数据线。 \overline{RD} 输入信号用来设置读/写（R/W）操作。 \overline{WR} 和 \overline{CS} 输入信号为低电平有效的使能控制，进行读或写操作时，必须置于有效状态。请参考本数据资料前面介绍的非复用并行总线模式中的交流时序。

多协议双智能卡接口

控制寄存器

主机/微控制器通过并行总线访问特殊控制寄存器，以管理DS8007A的大部分功能。很多寄存器尽管只在列表中出现了一次，但在每个卡接口都会重复使用。三个卡接口分别具有独立的PDR、GTR、UCR1、UCR2和CCR寄存器。只有卡接口A和卡接口B提供PCR寄存器。

卡选择寄存器中SC3–SC1位的当前设置控制对指定寄存器的访问，例如，地址06h的UART控制寄存器1 (UCR1)有

三种用法。如果对SC3–SC1位进行配置，选择了A卡，那么对地址06h的所有读写操作只影响A卡；如果修改SC3–SC1，选择B卡，那么对地址06h的所有读写操作只影响B卡，依此类推。

此外，根据寄存器操作是读取还是写入，某些寄存器有不同的功能。例如：位于地址0Dh的UART接收(URR)/UART发送(UTR)寄存器。它们共用同一地址，读操作时，读取接收寄存器；写操作时，将使用发送寄存器。这一选择不需要通过软件进行额外配置。

表1. 特殊功能寄存器

ADDRESS (HEX)	REGISTER NAME	R/W	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	RESET	$\overline{RIU} = 0^*$
00	CSR	R/W	CSR7	CSR6	CSR5	CSR4	\overline{RIU}	SC3	SC2	SC1	0011 0000	0011 0uuu
01	CCR	R/W	—	—	SHL	CST	SC	AC2	AC1	AC0	0000 0000	00uu uuuu
02	PDR	R/W	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0	0000 0000	uuuu uuuu
03	UCR2	R/W	—	DISTBE/ RBF	DISAUX	PDWN	SAN	\overline{AUTOC}	CKU	PSC	0000 0000	uuuu uuuu
05	GTR	R/W	GTR.7	GTR.6	GTR.5	GTR.4	GTR.3	GTR.2	GTR.1	GTR.0	0000 0000	uuuu uuuu
06	UCR1	R/W	FTE0	FIP	—	PROT	T/R	LCT	SS	CONV	0000 0000	0uuu 00uu
07	PCR	R/W	—	—	C8	C4	1V8	RSTIN	3V/5V	START	0011 0000	0011 uuuu
08	TOC	R/W	TOC7	TOC6	TOC5	TOC4	TOC3	TOC2	TOC1	TOC0	0000 0000	0000 0000
09	TOR1	W	TOL7	TOL6	TOL5	TOL4	TOL3	TOL2	TOL1	TOL0	0000 0000	uuuu uuuu
0A	TOR2	W	TOL15	TOL14	TOL13	TOL12	TOL11	TOL10	TOL9	TOL8	0000 0000	uuuu uuuu
0B	TOR3	W	TOL23	TOL22	TOL21	TOL20	TOL19	TOL18	TOL17	TOL16	0000 0000	uuuu uuuu
0C	MSR	R	CLKSW	FE	BGT	CRED	PRB	PRA	INTAUX	TBE/ RBF	0101 0000	u1u1 uuu0
0C	FCR	W	—	PEC2	PEC1	PEC0	FTE1	FL2	FL1	FL0	0000 0000	0uuu 0uuu
0D	URR	R	UR7	UR6	UR5	UR4	UR3	UR2	UR1	UR0	0000 0000	0000 0000
0D	UTR	W	UT7	UT6	UT5	UT4	UT3	UT2	UT1	UT0	0000 0000	0000 0000
0E	USR	R	TO3	TO2	TO1	EA	PE	OVR	FER	TBE/ RBF	0000 0000	0000 0000
0F	HSR	R	—	PRTLB	PRTLA	SUPL	PRLB	PRLA	INTAUXL	PTL	0001 0000	0uuu xxxu

*u = 没有变化，x = 总是代表外部器件引脚的状态(即使 $\overline{RIU} = 0$)。

注：写入无效位时没有反应，读取无效位时返回0。

多协议双智能卡接口

卡选择寄存器(CSR)

Address 00h	7	6	5	4	3	2	1	0
	CSR7	CSR6	CSR5	CSR4	\overline{RIU}	SC3	SC2	SC1
	R-0	R-0	R-1	R-1	RW-0	RW-0	RW-0	RW-0

R = 没有限制的读操作, *W* = 没有限制的写操作, *-n* = 复位后的数值。当 $\overline{RIU} = 0$ 时, 该寄存器复位至 00110uuub。

第7位至第4位: 识别位(CSR7至CSR4)。这些位为软件提供一种器件识别的方法:

0011 = DS8007A 版本 Ax

第3位: 复位ISO UART (\overline{RIU})。该位清零(0)后, 大部分 ISO UART 寄存器被复位到初始值。在启动一次激活过程之前, 该位必须至少保持10ns的清零。UART上出现任何操作之前, 该位必须通过软件置位(1)。

第2位至第0位: 卡选择位(SC3至SC1)。这些位确定哪个IC卡接口有效, 如下所示。任何时刻只能有一位有效, 复位后, 没有任何选中的卡(即SC3–SC1 = 000b), 其它组合无效。

000 = 没有选中卡。

001 = 选择 A 卡。

010 = 选择 B 卡。

100 = 选择 AUX 卡接口。

时钟配置寄存器(CCR)

Address 01h	7	6	5	4	3	2	1	0
	—	—	SHL	CST	SC	AC2	AC1	AC0
	R-0	R-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

R = 没有限制的读操作, *W* = 没有限制的写操作, *-n* = 复位后的值。当 $\overline{RIU} = 0$ 时, 该寄存器复位至 00uuuuuuub。

第7位和第6位: 保留。

第5位: 停止在高电平或低电平(SHL)。当CST位有效时, 该位决定卡时钟停止在低电平状态还是高电平状态。当 SHL = 0 时, 时钟停止在低电平状态; 当 SHL = 1 时, 时钟停止在高电平状态。

第4位: 时钟停止(CST)。对于异步卡, 该位允许设置停止卡时钟工作。该位置位(1)时, 卡时钟停止在由SHL位决定的状态上; 该位清零(0)时, 卡时钟操作由CCR的AC2–AC0位进行定义。

第3位: 同步时钟(SC)。对于同步卡, 卡时钟通过软件受 SC 控制, CLKx 是该位的拷贝值。同步传输模式下, UTR 的写操作将使写入UTR的最低有效位(LSb)数据输出到 I/Ox 引脚。同步接收模式下, 可以从URR的LSb读取I/Ox 引脚的状态。

第2位至第0位: 替换时钟选择(AC2至AC0)。这些位选择有效的卡接口和UART的时钟频率, 产生基本的时间单元(ETU), 如下所示。所有频率同步变化, 所以在转换期间没有尖峰或不希望产生的脉冲宽度, f_{INT} 是内部振荡器的频率。

AC2–AC0

000 = f_{XTAL}

001 = $f_{XTAL} / 2$

010 = $f_{XTAL} / 4$

011 = $f_{XTAL} / 8$

1xx = $f_{INT} / 2$

多协议双智能卡接口

可编程分频器寄存器(PDR)

Address 02h	7	6	5	4	3	2	1	0
	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的数值。所有位不受 $\overline{RIU} = 0$ 的影响。

第7位至第0位：可编程ETU分频器寄存器的第7位至第0位(PD7至PD0)。插入相关的卡接口时，这些位结合UART输入时钟的定义(基于CKU、AC2-AC0)和预调整选择(PSC位)，用于定义UART的ETU。预调整电路输出根据PD7-PD0位作进一步分频，如下所示：

- 当PD7-PD0 = 02h-FFh时，ETU = 预调整输出 / (PD7-PD0)
- 当PD7-PD0 = 00h-01h时，ETU = 预调整输出 / 1
- 不支持预调整输出 / 256

DS8007A

UART控制寄存器2 (UCR2)

Address 03h	7	6	5	4	3	2	1	0
	—	DISTBE/RBF	DISAUX	PDWN	SAN	AUTOC	CKU	PSC

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的值。所有位不受 $\overline{RIU} = 0$ 的影响。

第7位：保留。

第6位：禁止TBE/RBF中断(DISTBE/RBF)。该位控制TBE/RBF标志是否可以在INT引脚产生中断。该位清零时，INT引脚发出中断信号，以响应TBE/RBF标志置位；当DISTBE/RBF置1时，响应TBE/RBF标志而不产生中断。禁止TBE/RBF中断能够使卡工作在更高的通信速率，但要求轮询寄存器MSR中的TBE/RBF映射，保持寄存器USR中的中断优先级。

第5位：禁止辅助中断(DISAXU)。该位控制外部INTAUX引脚是否可以在INT输出引脚产生中断。该位清零时，INTAUX输入引脚的变化导致INT输出引脚置位；DISAUX置1时，INTAUX的变化不会导致INT输出引脚置位。INTAUX引脚的变化导致INTAUXL位置位，与DISAUX位的状态无关。由于INTAUX位的设置与DISAUX无关，建议在清零DISAUX之前读取HSR(从而清除INTAUX)，以避免INT引脚出现中断。为了避免选择不同卡时出现中断，所有UCR2寄存器的DISAUX位应置1。

多协议双智能卡接口

第4位：关断模式使能(PDWN)。该位控制进入关断模式。只有SUPL位清零后，才允许进入关断模式。当PDWN为1时，XTAL1和XTAL2晶振停止工作，时序管理等基本功能由内部环行振荡器支持。UART进入挂起模式，UART时钟、ETU单元以及超时计数器关闭。关断模式下，除了当前正在使用的卡以外，不能选择其它卡(对编程人员的建议，关断期间不要选择其它卡)。有5种方式退出关断模式：

- 插入A卡或B卡(由PRLA或PRLB进行检测)。
- 拔出A卡或B卡(由PRLA或PRLB进行检测)。
- 重新触发 \overline{CS} 引脚选择DS8007A(这一过程必须在设置 $PDWN = 1$ 后，释放 \overline{CS} ，以退出关断模式)。
- 由于INTAUX的变化，INTAUXL置位(必须首先清零INTAUXL位)。
- 通过软件清零PDWN位(如果 \overline{CS} 引脚始终保持为0)。

除非读取寄存器HSR，否则INT引脚将保持在低电平有效的中断状态。振荡器建立时间之后，主机可以读取状态寄存器，INT返回高电平状态。

第3位：同步/异步卡选择(SAN)。该位选择使能同步卡接口还是异步卡接口。该位清零时，选择异步卡接口；置1时，选择同步卡接口。同步模式下，UART电路被旁路；SC位控制CLK，在UTR/URR的LSb处理I/O。由于AUX卡接口没有CLK信号同步I/OAUX，因此它不能工作在真正的同步模式。而SAN位可以通过UTR/URR实现I/OAUX的控制，如同A、B卡接口。

第2位：禁止自动约定(AUTO \overline{C})。响应复位(ATR)第一次接收的字符中，这一低电平有效位控制是否自动检测解码约定。如果 $\overline{AUTOC} = 0$ ，自动检测字符解码约定(当SS = 1时)，由硬件写入相应的UCR1.CONV位。如果 $\overline{AUTOC} = 1$ ，必须由软件设置UCR1.CONV位，以分配字符解码约定。卡会话期间不得修改 \overline{AUTOC} 位。

第1位：时钟UART倍频使能(CKU)。该位使能时，将UART有效的ETU定义为AC2-AC0和PD7-PD0设置($AC2-AC0 = 000b$ 除外，此时 $f_{CLK} = f_{XTAL}$)的时钟周期的一半。当CKU清零时，AC2-AC0定义的 f_{CLK} 用于产生ETU定时；CKU为1时， $2 \times f_{CLK}$ 时钟频率用于产生ETU。

第0位：预调整器选择(PSC)。当PSC = 0时，预调整值为31；PSC = 1时，预调整值为32。

保护时间寄存器(GTR)

	7	6	5	4	3	2	1	0
Address 05h	GTR.7	GTR.6	GTR.5	GTR.4	GTR.3	GTR.2	GTR.1	GTR.0
	RW-0							

R = 没有限制的读操作，*W* = 没有限制的写操作，-n = 复位后的值。所有位不受 $\overline{RIU} = 0$ 的影响。

第7位至第0位：保护时间寄存器的第7位至第0位(GTR.7至GTR.0)。这些位用于存储ATR期间所要求的保

护时间单元(ETU)数。发送数据时，在发送字符写入UTR之前，DS8007A UART延迟额外的保护时间ETU。

多协议双智能卡接口

UART控制寄存器1 (UCR1)

Address 06h	7 FTE0	6 FIP	5 —	4 PROT	3 T/R	2 LCT	1 SS	0 CONV
	R-0	RW-0	R-0	RW-0	RW-0	RW-0	RW-0	RW-0

R = 没有限制的读操作, *W* = 没有限制的写操作, *-n* = 复位后的值。 $\overline{RIU} = 0$ 时, 该寄存器复位至0uuu00uub。

第7位: FIFO阈值使能0 (FTE0)。该位和FTE1 (FCR.3)位置位时, 使能可编程FIFO阈值功能。该位读数始终为0, 以满足兼容性。

第6位: 强制极性反相(FIP)。该位配置为0时, 随每个字符发送正确的极性, 接收字符按照正确的极性进行校验; FIP = 1时, 随每个字符发送反相的极性, 不应答接收的正确极性的字符。

第5位: 保留。该位必须是0。将它设为1将导致器件工作不正常。

第4位: 协议选择(PROT)。该位由软件设置为1, 以选择异步T = 1协议; 清零时选择T = 0协议。

第3位: 发送/接收(T/R)。该位由软件置位, 使UART工作在发送模式。该位从0变到1 (UART从接收模式转换到发送模式)时, 硬件置位USR.RBF/TBE位, 指示发送缓冲器空。如果UCR1.LCT在发送前置为1, 成功发送后, T/R位被自动清零。当 $\overline{RIU} = 0$ (保持复位)时, 不能写入该位。

第2位: 最后一次发送字符(LCT)。可以在最后一个字符发送到UART发送寄存器(UTR)之前, 由软件将该位置位。如果在写UTR之前将LCT置1, 完成发送操作后, 硬件将复位LCT、T/R和TBE/RBF位。将该位置1, 允许在发送最后一个字符后自动改变接收模式。发送之前和发送期间都可以设置该位。当 $\overline{RIU} = 0$ (保持复位)时, 不能写入该位。

第1位: 软件约定设置(SS)。在ATR允许自动约定检测之前, 应通过软件将该位置位。检测到ATR第一个字符的起始位后的10.5个ETU, 硬件自动复位SS位。

第0位: 约定(CONV)。该位定义ISO UART的字符解码约定。如果CONV = 1, 约定为直接传输; 如果CONV = 0, 约定为反相传输。如果使能了自动约定检测(AUTO \overline{C} = 0), 硬件在10.5个ETU时检测字符约定, 并相应地配置CONV位。否则(AUTO \overline{C} = 1), 软件必须配置CONV位。

DS8007A

多协议双智能卡接口

电源控制寄存器(PCR)

Address 07h	7	6	5	4	3	2	1	0
	—	—	C8	C4	1V8	RSTIN	3V/5V	START

R = 没有限制的读操作, *W* = 没有限制的写操作, *-n* = 复位后的值。当RIU = 0时, 该寄存器复位至0011uuuuub。

注: AUX卡接口没有寄存器PCR, C4和C8是由内部上拉($10\text{k}\Omega$ 至 V_{CCx})的外部端口, 向C4、C8写1, 配置为弱上拉。读数由引脚状态确定在不同的物理位。向C4、C8写0, 配置为下拉。不论T/R位状态如何, 都可以写入C4和C8位。

第7位和第6位: 保留。

第5位: 触点8 (C8)。写入该寄存器位的数据输出到卡接口的C8引脚。该寄存器位的读数表示C8引脚的数值。

第4位: 触点4 (C4)。写入该寄存器位的数据输出到卡接口的C4引脚。该寄存器位的读数表示C4引脚的数值。

第3位: 选择1.8V卡(1V8)。如果该位置1, 为卡接口供电的 V_{CCx} 是1.8V, 该位的优先级高于3V/5V控制位。

第2位: 复位(RSTIN)。卡接口使能后, 根据该寄存器位的状态驱动RSTx引脚。

第1位: 选择3V/5V卡(3V/5V)。该位确定卡接口的 V_{CCx} 电压。该位置1时, V_{CCx} 定义为3V; 该位清零时, V_{CCx} 定义为5V。当1V8和3V/5V位都置1时, 优先选择1V8。

第0位: 启动位(START)。该位控制卡接口的软件启动/禁用。该位置1时, 对所选择的卡启动激活过程; 该位置0时, 禁止卡激活。出现紧急情况需要立即关闭时, 硬件自动复位对应卡接口的START位。不论RIU位的状态如何, 都可以对该位进行写操作。

超时配置寄存器(TOC)

Address 08h	7	6	5	4	3	2	1	0
	TOC7	TOC6	TOC5	TOC4	TOC3	TOC2	TOC1	TOC0

R = 没有限制的读操作, *W* = 没有限制的写操作, *-n* = 复位后的值。当RIU = 0时, 该寄存器复位至00000000b。

第7位至第0位: 超时计数器配置寄存器位(TOC7至TOC0)。这些寄存器位确定3个超时计数器寄存器的配置。超时计数器操作部分详细介绍了配置情况。当RIU = 1时,

开启前, 可以写入这些寄存器位; 当RIU = 0时, 不能写入这些寄存器位。

多协议双智能卡接口

超时计数器寄存器1 (TOR1)

Address 09h	7	6	5	4	3	2	1	0
	TOL7	TOL6	TOL5	TOL4	TOL3	TOL2	TOL1	TOL0
	W-0							

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的值。RIU = 0时, 该寄存器不变。

第7位至第0位: 超时计数器寄存器1位(TOL7至TOL0)。
该寄存器可以配置成8位计数器或作为24位计数器的低8位。TOR1、TOR2和TOR3级联构成一个24位ETU计数器,

或一对独立的16位和8位计数器。只有当卡具有有效时钟时, 才能使用这些计数器, 请参考超时计数器操作部分, 了解配置模式的详细信息。

超时计数器寄存器2 (TOR2)

Address 0Ah	7	6	5	4	3	2	1	0
	TOL15	TOL14	TOL13	TOL12	TOL11	TOL10	TOL9	TOL8
	W-0	W-0	W-0	W-0	W-0	W-0	W-0	W-0

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的值。RIU = 0时, 该寄存器不变。

第7位至第0位: 超时计数器寄存器2位(TOL15至TOL8)。
该寄存器可以配置成16位计数器的低8位, 或24位计数器

的中间8位, 请参考超时计数器操作部分, 了解配置模式的详细信息。

超时计数器寄存器3 (TOR3)

Address 0Bh	7	6	5	4	3	2	1	0
	TOL23	TOL22	TOL21	TOL20	TOL19	TOL18	TOL17	TOL16
	W-0							

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的值。RIU = 0时, 该寄存器不变。

第7位至第0位: 超时计数器寄存器3位(TOL23至TOL16)。
该寄存器可以配置成16位计数器的高8位, 或24位计数器

的高8位, 请参考超时计数器操作部分, 了解配置模式的详细信息。

多协议双智能卡接口

混合状态寄存器(MSR)

Address 0Ch	7 CLKSW	6 FE	5 BGT	4 CRED	3 PRB	2 PRA	1 INTAUX	0 TBE/RBF
	R-0	R-1	R-0	R-1	R-0	R-0	R-0	R-0

R = 没有限制的读操作, *W* = 没有限制的写操作, *-n* = 复位后的值。 $\overline{RIU} = 0$ 时, 该寄存器复位至111uuuu0b。

第7位: 时钟切换(CLKSW)。该状态位确定所选卡接口的时钟(f_{XTAL}/n 或 $f_{INT}/2$), 因此, 可以确定申请时钟切换的时间。当CLKSW置1时, 时钟从 f_{XTAL}/n 切换至 $f_{INT}/2$; 当CLKSW清零时, 时钟从 $f_{INT}/2$ 切换至 f_{XTAL}/n 。

第6位: FIFO空状态位(FE)。接收FIFO清空时, 该位置1; 接收FIFO中至少有一个字符时, 该位清零。

第5位: 块保护时间状态位(BGT)。对于当前选择的卡接口, 该状态位与ETU计数器相关, 用于验证是否能够满足块保护时间。计数器在每一起始位重新启动, 只有当达到最终计数值时才会停止。最终计数值取决于所选择的协议($T = 0$ 为16个ETU, $T = 1$ 为22个ETU)。在每一起始位, 该位清零。

第4位: 控制就绪(CRED)。该位向主机发出信号, 表示DS8007A已准备好处理UTR或TOC的下一次写操作, 或者是URR的下一次读操作。CRED = 0时, DS8007A仍在进行当前操作, 不能正确地处理新的读/写请求; CRED = 1时, DS8007A准备好处理下一次读/写请求。这个“忙”指示位使DS8007A能够满足高速主机设备的时序约束。以下情况下, CRED位保持低电平:

- 读取URR之前, \overline{RD} 上升沿之后的3个时钟周期。
- 写入UTR之前, \overline{WR} (或 \overline{CS})上升沿之后的3个时钟周期。
- 写入TOC之前, \overline{WR} (或 \overline{CS})上升沿之后的1/PSC个(最小值)ETU和2/PSC个(最大值)ETU。

CRED位的时序仅适用于异步模式控制; 同步模式下, 该位必须为1。

第3位: 插入B卡(PRБ)。检测到B卡插入后, 该位置1; 没有插入B卡时, 该位清零。

第2位: 插入A卡(PRA)。检测到A卡插入后, 该位置1; 没有插入A卡时, 该位清零。

第1位: INTAUX位(INTAUX)。该位反映了INTAUX引脚的状态。INTAUX引脚为高电平时, 该位置1; INTAUX引脚低电平时, 该位清零。

第0位: 发送缓存器空/接收缓存器满(TBE/RBF)。该位表示与ISO UART和相关硬件有关的特殊状态。LCT = 1时, 当UART发送完最后一个字符时, 该位不置位。

以下情况下, 该位置1:

- UCR1.T/R从0 (接收模式)变到1 (发送模式)。
- UART发送了一个字符。
- 接收FIFO满。

以下情况下, 该位清零:

- ISO UART被 $\overline{RIU} = 0$ 复位。
- 发送模式下, 一个字符写入UART发送寄存器(UTR)。
- 接收模式下, 从接收FIFO读取一个字符。
- UCR1.T/R从1 (发送模式)变到0 (接收模式)。

多协议双智能卡接口

FIFO控制寄存器(FCR)

Address 0Ch	7	6	5	4	3	2	1	0
	—	PEC2	PEC1	PEC0	FTE1	FL2	FL1	FL0

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的数值。 $\overline{RIU} = 0$ 时, 该寄存器复位至0uuu0uuub。

第7位: 保留。

第6位至第4位: 奇偶校验误码数(PEC2至PEC0)。这些位仅用于T = 0协议, 确定发送模式下能够重复传输的次数以及PE位为1(表示达到奇偶校验误码限制)之前所能够发生的奇偶校验错误次数。发送模式下, 在PE置位前, DS8007A可以尝试将一个字符重新发送(PEC2–PEC0)次(由卡取非)。从前一启动位后的15个ETU尝试自动重新发送。如果PEC2–PEC0 = 000b, 则不会自动重新发送数据, 然而可以通过手动方式控制主机将字符重新写入UTR(这种情况下, 最早从出现误码的前一启动位后的13.5个ETU开始重新发送)。

接收模式下, 如果检测到(PEC2–PEC0 + 1)个奇偶校验误码, USR.PE位置1。例如, 如果PEC2–PEC0 = 000b, 检测

到一个奇偶校验误码, PE位即被置位; 如果PEC2–PEC0 = 111b, 则必须检测到8个奇偶校验误码, 依此类推。如果在达到所允许的奇偶校验误码数之前, 正确地接收到一个字符, 那么, 奇偶校验计数器将被复位。对于T = 1协议, 不使用奇偶校验计数器。只要在接收字符中检测到奇偶校验错误, PE位即被置位。

第3位: FIFO阈值使能1(FTE1)。该位和FTE0(UCR1.7)置位时, 可启用可编程FIFO阈值功能; 该位读数始终为0, 以保持兼容性。

第2位至第0位: FIFO长度(FL2至FL0)。这些位确定接收FIFO的深度。接收FIFO的深度等于(FL2–FL0) + 1(例如, 如果FL2–FL0 = 001b, 则FIFO深度 = 2)。

UART接收寄存器(URR)/UART发送寄存器(UTR)

Address 0Dh	7	6	5	4	3	2	1	0
	UR7/UT7	UR6/UT6	UR5/UT5	UR4/UT4	UR3/UT3	UR2/UT2	UR1/UT1	UR0/UT0

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的数值。 $\overline{RIU} = 0$ 时, 该寄存器复位至00000000b。

第7位至第0位: UART接收寄存器(读操作)/UART发送寄存器(写操作)(UR7/UT7至UR0/UT0)。该寄存器被主机微控制器同时用作UART发送和接收缓存器, 主机微控制器在直接约定中读取接收到的字符, 表明如果CONV位是零, 使用反向约定读取的字符将由硬件自动译码。接收FIFO使能后, 读URR总是访问最先收到的数据。对于同步工作模式, LSb(URR.0)代表所选卡的I/Ox线状态。

主机微控制器写入该寄存器后, 向所选择的卡发送字符。主机微控制器在直接约定中应向UTR写入数据(硬件处理反向约定编码), 发送期间不能装载UTR寄存器。发送过程:

- 如果前一个字符已经发送并满足额外的保护时间, 写操作结束时(\overline{WR} 上升沿)开始发送。
- 如果不满足保护时间要求, 达到额外的保护时间后开始发送。
- 如果前一个字符没有发送完毕(例如, 在尝试重新传输期间, 或出现奇偶校验误码时), 则不会开始新的发送过程。

对于同步工作模式, 只有装载数据的LSb(UTR.0)发送到所选卡的I/Ox引脚。

DS8007A

多协议双智能卡接口

UART状态寄存器(USR)

Address 0Eh	7	6	5	4	3	2	1	0
	TO3	TO2	TO1	EA	PE	OVR	FER	TBE/RBF
	R-0							

$R =$ 没有限制的读操作, $W =$ 没有限制的写操作, $-n =$ 复位后的值。 $\overline{RIU} = 0$ 时, 寄存器复位至00000000b。

注: 如果TO3、TO2、TO1、EA、PE、OVR或FER中的任一位置位, USR读操作将清除该位, 导致在 \overline{RD} 选通上升沿后不到2μs的时间内产生中断, 接收过程将PE和FER置位。

第7位至第5位: 超时计数器3/2/1状态(TO3至TO1)。当这些位对应的超时计数器达到其最终计数值时, 这些位置1; 任何一位都会导致INT引脚置位。

第4位: 检测到提前应答(EA)。当RSTx引脚为低电平, 在200至368个时钟周期之间的ATR期间, 或在RSTx引脚为高电平之后的前368个时钟周期内, 如果在I/O线上检测到起始位, 该位置1。EA置位时, 触发INT中断。如果在ATR期间, 卡的EA位被置位, 则在切换到另一个卡时, 该位清零。在提前应答检测期间, 应使用46个时钟采样周期检测起始位; 两种情况(RSTx引脚为低电平, 时钟周期介于200至368之间; RSTx引脚为高电平后的前368个时钟周期)后有未检测的32个时钟周期。

第3位: 奇偶校验错误(PE)。该状态位指示发送或接收奇偶校验误码的计数值超出了阈值。对于协议T=0, PEC2-PEC0位定义所允许的发送或接收奇偶校验误码数。对于协议T=1, 任何奇偶校验误码都会导致PE置位。当PE置

位时, 触发INT中断。对于协议T=0, 接收FIFO不存储奇偶校验错误的字符。对于协议T=1, 不论奇偶校验位如何, 带有奇偶校验误码的字符被存储到接收FIFO中。T=0和T=1时, 在接收模式下, PE位在10.5个ETU处置位, 发送模式下, 在11.5个ETU处置位(T=1时, 发送不采用PE位)。

第2位: FIFO溢出(OVR)。一旦接收FIFO满, UART接收到一个新字符时将该状态位置1。FIFO溢出后, 接收到的新字符被丢弃, 以前的FIFO内容不受影响。当OVR状态位被置位时, 触发INT中断。T=0或T=1时, 接收模式下, OVR位在10.5个ETU处置位。

第1位: 成帧错误(FER)。起始位之后的10.25个ETU, 如果I/O线不是高电平, 该状态位置1。对于T=0或T=1, 接收模式下, FER位在10.5个ETU处置位。

第0位: 发送缓存器空/接收缓存器满(TBE/RBF)。这与混合状态寄存器(MSR)的状态位完全相同。

多协议双智能卡接口

硬件状态寄存器(HSR)

Address 0Fh	7	6	5	4	3	2	1	0
	—	PRTL _B	PRTL _A	SUPL	PRLB	PRLA	INTAUXL	PTL

R = 没有限制的读操作, W = 没有限制的写操作, -n = 复位后的数值, x = 总是反映外部器件引脚的状态。当RIU = 0时, 该寄存器复位至0uuuxxxub。

注: HSR连续读操作之间至少需要2μs, 以允许硬件更新。此外, 在HSR读操作和A卡、B卡或AUX卡使能之间至少需要2μs。

第7位: 保留。

第6位: 保护卡接口B状态位(PRTL_B)。当读卡器接口B检测到错误时, 该位置1。错误状态定义为根据直流参数I_{RST(SD)}和I_{CC(SD)}, 检测到RSTB或V_{CCB}引脚的短路状态。该位置位时, INT信号置为逻辑0(有效)。除非状态保持不变, 否则, 任何HSR读操作都将使该位返回0。

第5位: 保护卡接口A状态位(PRTL_A)。当读卡器接口A检测到错误时, 该位置1。错误状态定义为根据直流参数I_{RST(SD)}和I_{CC(SD)}, 检测到RSTA或V_{CCA}引脚的短路状态。该位置位时, INT信号置为逻辑0(有效)。除非状态保持不变, 否则, 任何HSR读操作都将使该位返回0。

第4位: 监控锁存(SUPL)。当V_{DD} < V_{RST}或由外部驱动DELAY引脚使其低于1.25V而产生复位时, 该位置1。此时, INT信号被置为逻辑0(有效)。只有在报警脉冲之外的HSR读操作才能使该位返回0。

第3位: B卡插入锁存(PRLB)。在B卡接口的PRESB引脚检测到电平变化时, 该位置1。该位置位时, INT信号被置为逻辑0(有效)。任何HSR读操作都将使该位返回0。

第2位: A卡插入锁存(PRLA)。在A卡接口的PRESA引脚检测到电平变化时, 该位置1。该位置位时, INT信号被置为逻辑0(有效)。任何HSR读操作都将使该位返回0。

第1位: INTAUX锁存(INTAUXL)。在INTAUX引脚检测到0 → 1或1 → 0的电平变化时, 该位置1。在任何HSR读操作使该位清零之前, 无论INTAUX引脚电平如何变化, 该位将保持置位。

第0位: 热保护锁存(PTL)。检测到过热(接近+150°C或更高)时, 该位置1。该位置位后, INT信号置为逻辑0(有效)。除非状态保持不变, 否则, 任何HSR读操作都将使该位返回0。

DS8007A

多协议双智能卡接口

卡接口电压调节和升压转换器

V_{DD} 和 V_{DDA} 引脚为DS8007A供电，电压监控电路检测输入电压，根据控制寄存器的设置，必要时自动采用升压转换器为卡接口产生合适的电压。转换过程对用户透明，一般只注意 V_{UP} 引脚电压的变化，它反应了内部电荷泵的工作状态，表2详细说明了 V_{UP} 引脚。

V_{DD} 和 V_{DDA} 引脚必须在外部去耦，需要仔细处理卡和内部升压电路的噪声在 V_{DDA} 引脚产生的大电流尖峰。

电源电压监控

电源电压监控电路监测 V_{DD} 电压，在 V_{DD} 达到所要求的电平之前，器件保持复位状态。DELAY引脚是内部电源状态的外部指示，也可以通过外部驱动使器件保持在复位状态。该引脚通常接一个外部电容，确定DS8007A的上电延迟时间常数。当 V_{DD} 低于电压阈值 V_{RST} 时， V_{DD} 和DELAY之间的充电通路断开，DELAY引脚出现强下拉。一旦 V_{DD} 超过 V_{RST} ，DELAY引脚的强下拉被释放，开启对 V_{DD} 的上拉，允许DELAY的外部电容充电。

只要DELAY引脚电压低于 V_{DRST} ，无论是由 $V_{DD} < V_{RST}$ 导致的，还是外部硬件将DELAY引脚拉低造成的，RSTOUT报警引脚都将被释放(允许外部上拉)。RSTOUT脉冲的最小持续时间(t_W 指标)由DELAY引脚连接的电容决定，一般每2nF对应于1ms。一旦DELAY引脚电压超过 V_{DRST} 阈值，RSTOUT引脚被驱动至低电平。

表2. 升压转换器

VOLTAGE (V)		
V_{DDA}	SMART CARD	V_{UP}
< 2.4	X	V_{DDA}
2.4–3.5	5	5.7
3.5–5.5	5	5.7
5.5–6.0	5	V_{DDA}
2.4–3.5	3.0	4.1
> 3.5	3.0	V_{DDA}
2.4–6.0	1.8	V_{DDA}

初始上电时，SUPL置位，出现RSTOUT报警脉冲时，再次复位。只有读取HSR寄存器才能清除SUPL位，图8给出了各种信号的顺序。

短路和热保护电路可以防止由于 V_{CCx} 引脚偶然短路或环境温度超过最大工作温度而造成芯片损坏。当内部温度接近+150°C时，电压 V_{CCx} 和所有的卡接口CLKx、RSTx、I/Ox、C4x、C8x信号驱动器被关闭。HSR中的PTL位置位，产生中断。

在RSTx引脚检测到短路时，器件启动正常的禁止序列。I/Ox、C4x和C8x的短路故障不会导致禁止过程。

多协议双智能卡接口

DS8007A




图8. 电压监控

多协议双智能卡接口

激活过程

只有主机通过并行总线接口才能申请激活过程。主机设置PCR_x寄存器的START位(其中, $x = A$ 或B, 由CSR的卡选择位SC_x确定), 申请激活某个卡(A卡或B卡)。主机软件可以同时激活两个卡, 但每次只能选择一个卡进行发送/接收操作。只有在满足一定工作条件(例如, 插入卡、供电

电压正确)时, 才能启动激活过程。可以通过HSR、MSR和CSR位判断这些条件。

不满足所要求的条件时, 如果微控制器尝试向PCR_x.START位写1, 将不会激活卡, 位状态不发生变化。激活时间(从START置位到输出时钟使能)小于130μs, 图9详细介绍激活过程。




图9. 卡激活、关闭过程

多协议双智能卡接口

DS8007A

关闭过程

主机将所要求的卡接口的START位复位为0时，申请执行关闭过程。关闭时间(从第1步将START位清零到 V_{CCx} 降至0.4V以下)小于150μs。

紧急关闭

如果检测到不满足工作条件，则发出紧急关闭指令。出现电源电压跌落(由HSR.SUPL位指示)或芯片过热(由HSR.PTL指示)时，所有激活的卡会发生紧急关闭。如果在 V_{CCx} 或RSTx引脚检测到短路状态(由HSR.PRTLx指示)，或者卡被拔出(由HSR.PRLx指示)时，则会紧急关闭相应的卡。发生紧急关闭时，硬件自动强制相应的START位为0。器件根据不同的故障源处理紧急关闭。

如果RSTx引脚短路或器件过热，时序管理电路将执行快速的紧急关闭过程，立即降低 V_{CCx} 。

如果 V_{CCx} 引脚短路，时序管理电路执行关闭过程，与START位清零一样。

中断产生

INT输出引脚向主机发出信号，指示发生了需要引起注意的事件。出现以下情况时，触发INT引脚：

- 在卡接口(A或B)上检测到故障。
- V_{DD}下降至可接受的电平以下。
- 外部驱动DELAY引脚，使其低于1.25V，导致复位。
- 检测到过热条件(即PTL = 1)。
- 在卡接口(A、B或AUX)的PRESx或INTAUX引脚检测到电平变化。
- 检测到奇偶校验和/或帧错误。
- 在ATR期间，提前应答(EA)位置位。
- 超时计数器达到其最终计数值。
- FIFO满。
- 出现FIFO溢出。
- 发送缓存器空。




图10. 中断源

多协议双智能卡接口

超时计数器

超时计数器协助主机处理和通信协议相关的定时事件：工作等待时间(WWT)、数据块等待时间(BWT)等。超时计数器寄存器对ETU进行计数，因此，超时计数器的输入时钟来自可编程分频时钟(每个卡的PDR寄存器)输出。超时计数器工作需要卡上电，并具有有效时钟。

超时计数器可以作为一个24位计数器(TOR3-TOR1)或单独的16位(TOR3-TOR2)和8位(TOR1)计数器。超时计数器可以工作在软件模式或起始位模式。16位和24位计数器支持软件模式，所有计数器配置(8位、16位和24位)均支持起始位模式，请参考表3。

软件模式

软件模式下，软件配置计数器为初始值(停止时)，向TOC寄存器写入配置字，然后开始向下计数。达到最终计数值(0h)时，计数器停止，超时标志置位，产生中断。如果软件计数器没有达到最终计数值，在向对应的TORx计数器寄存器装入新的数值之前，该计数器必须停止。使能8

位计数器时，可以关闭或使能16位软件计数器(例如， $\text{TOC} = 65h \leftrightarrow 05h$, $\text{TOC} = E5h \leftrightarrow 85h$ 等)。

如果在达到最终计数值之前，向TOC寄存器写入兼容于软件模式的命令(例如，运行65h TOC命令的同时向TOC寄存器写入61h，反之亦然)，新的命令将被忽略(仍是软件模式)，但将以新命令更新TOC寄存器，计数器继续计数，直到达到最终计数值，超时标志置位，产生中断。

起始位模式

当配置为起始位模式时，在有效卡接口的I/O引脚检测到START位时开始计数(重新启动16位和24位计数器)。达到最终计数值时，8位自动重新装载计数器从原来设置的初始值开始计数，而达到最终计数值时，16位计数器和24位计数器停止计数。如果达到最终计数值，超时标志将被置位，产生中断。计数期间，不能修改8位自动重新装载TOR1寄存器。计数期间，能够在不影响当前计数的前提下修改16位和24位计数寄存器。新的寄存器数据将在下一次检测START位时使用。

表3. 超时计数器配置

TOC VALUE	TOR3	TOR2	TOR1	DESCRIPTION
00h		Stopped		All counters are stopped.
05h	Stopped		Start Bit/Autoreload	Counters 3 and 2 are stopped. Counter 1 continues in start-bit/autoreload mode for both transmission and reception.
61h	Software		Stopped	Counter 1 is stopped. Counters 3 and 2 form a 16-bit counter operating in software mode. The counter is stopped by writing 00h to the TOC register, and must be stopped before reloading new values in TOR3 and TOR2 registers.
65h	Software		Start Bit/Autoreload	Counters 3 and 2 form a 16-bit counter operating in software mode. Writing 05h to the TOC register before reloading new values in TOR2/TOR3 stops the counters. Counter 1 is operated in start-bit/autoreload mode. The TOR1 register may not change during the count. The 16-bit counters are stopped by setting TOC = 05h. Both counters are stopped by setting TOC = 00h.
68h		Software		Counters 1, 2, and 3 form a 24-bit counter operating in software mode. The counter starts after the command is written to the TOC register, and is stopped by setting TOC = 00h. TOR3, TOR2, TOR1 cannot be changed without stopping the counter first.

多协议双智能卡接口

DS8007A

表3. 超时计数器配置(续)

TOC VALUE	TOR3	TOR2	TOR1	DESCRIPTION
71h	Start Bit	Stopped		Counter 1 is stopped. Counters 3 and 2 form a 16-bit counter operating in start bit mode for both transmission and reception. TOR3 and TOR2 registers can be changed during the count, the current count is not affected, and the values are taken into account at the next START bit detected on the I/Ox pin. Setting TOC = 00h stops the counters.
75h	Start Bit	Start Bit/Autoreload		Counter 1 is an 8-bit counter in start-bit/autoreload mode for both transmission and reception; counters 3 and 2 form a 16-bit counter operating in start-bit mode for both transmission and reception. The TOR1 register is not allowed to change during the count. TOR3, TOR2 registers can be changed during the count, the current count is not affected, and the values are taken into account at the next START bit detected on the I/Ox pin. Setting TOC = 00h stops the counters.
7Ch	Start Bit			Counters 1/2/3 form a 24-bit counter operating in start-bit mode in both transmission and reception. TOR3, TOR2 and TOR1 registers can be changed during the count, the current count is not affected, and the value is taken into account at the next START bit detected on the I/Ox pin. Setting TOC = 00h stops the counter.
85h	Stopped	Start Bit/Autostop (RCV); Start Bit/Autoreload (XMT)		Counters 3 and 2 are stopped. Counter 1 is operated in start-bit/autostop mode in reception and is stopped at the end of the 12th ETU following the first received START bit detected on the I/Ox pin unless the terminal count is reached first. Counter 1 operates in start-bit/autoreload mode in transmission.
E5h	Software	Start Bit/Autostop (RCV); Start Bit/Autoreload (XMT)		Counters 3 and 2 form a 16-bit counter operating in software mode. The counters are stopped by setting TOC = 05h before reloading new values in TOR3 and TOR2 registers. Counter 1 is operated in autostop mode in reception and is stopped at the end of the 12th ETU following the first received START bit detected on the I/Ox pin unless the terminal count is reached first. Counter 1 is operated in start-bit/autoreload mode in transmission.
F1h	Start Bit/Autostop (RCV); Start Bit (XMT)	Stopped		Counter 1 is stopped. Counters 3 and 2 form a 16-bit counter. The 16-bit counter is operated in start-bit/auto-stop mode in reception and is stopped at the end of the 12th ETU following the first received START bit detected on the I/Ox pin unless the terminal count is reached first; and the 16-bit counter is operated in start-bit mode in transmission.
F5h	Start Bit/Autostop (RCV); Start Bit (XMT)	Start Bit/Autostop (RCV); Start Bit/Autoreload (XMT)		Counter 1 is an 8-bit counter operating in start-bit/autostop mode in reception and is stopped at the end of the 12th ETU following the first received START bit detected on the I/Ox pin unless the terminal count is reached first; and the 8-bit counter is operated in start-bit/autoreload mode in transmission. Counters 3 and 2 form a 16-bit counter operating in start-bit mode for transmission but operate in start-bit/autostop mode in reception. Counters 3 and 2 are stopped at the end of the 12th ETU following the first received START bit detected on the I/Ox pin unless the terminal count is reached first; the counters are stopped by setting TOC = 00h.

多协议双智能卡接口

ISO UART工作原理

复位操作

CSR.RIU控制位复位ISO UART，在激活之前，CSR.RIU必须复位。进行任何UART操作之前，必须通过软件使CSR.RIU返回到1。

同步模式

将同步/异步卡选择位(对于某个卡接口)设置为逻辑1，开始同步模式工作。同步模式下，相应的I/Ox卡接口数据通过UART发送/接收寄存器(UTR和URR)的LSb进行传送。该模式下，主机通过CCRx.SC寄存器位控制所选卡接口的CLKx引脚。

卡激活后，可以在任意时间切换到同步模式或退出同步模式。主机软件/固件确保在切换前完成当前的数据传输。如果软件配置激活卡为同步模式，然后激活另一个卡时，原先激活的卡的I/O引脚进入弱上拉高阻态(高电平)，新选择的接口(如果配置为同步模式)占用UTR.0。

AUX卡接口没有对应的CLK信号，因此，当同步模式工作有效时，CCRAUX.SC位并不控制输出信号。主机和辅助智能卡接口之间的握手通过辅助中断输入(INTAUX)和INT引脚完成。MSR.INTAUX位代表INTAUX引脚的状态，如果UCR2.DISIAUX位清零，INTAUX输入引脚的变化将触发INT输出。主机软件/固件建立通信协议，响应中断时，控制何时发送/接收数据。如果UCR2.DISIAUX位置1，则不触发INT，主机软件/固件必须检查MSR寄存器的INTAUX位，并做出响应。

异步模式

异步工作模式是所有卡接口的复位默认模式，当同步/异步卡选择位(对于某个卡接口)配置成逻辑0时，选择这一模式。I/Ox卡接口信号用于主机控制的ISO UART和外部智能卡之间的异步、半双工数据通信。主机利用CCRx.CST和CCRx.SHL寄存器位，可以在卡有效时将CLKx信号停止在高电平状态或低电平状态。

ETU产生和定时

I/Ox信号的异步通信模式的主要时间单元是基本时间单元(ETU)。ETU在ISO UART内定义为 f_{CLK} 频率的函数，该频率针对卡接口进行配置(例如，可以对A或B卡接口对应的CLKx引脚源出相同的 f_{CLK})。除了从时钟发生电路接收 f_{CLK} 外，如果CCRx.AC2-AC0 ≠ 000b，ISO UART还可以接收 $2 \times f_{CLK}$ 频率。主机通过时钟UART(CKU)选择位，可以选择ETU发生电路使用 f_{CLK} 或 $2 \times f_{CLK}$ 。当CKU = 0时，使用 f_{CLK} ；当CKU = 1时，使用 $2 \times f_{CLK}$ 。一种例外情况是：CCRx.AC2-AC0 = 000b，此时，只有 f_{CLK} 作为UART的时钟源，CKU位设置对ETU的持续时间不起作用。

采用31或32因数可进一步预调整通过CKU位选择的ETU基础时钟。预调整选择控制位(PSC)用于预调整，当PSC置为逻辑0时，预调整设置为31；当PSC置为逻辑1时，预调整设置为32。时钟预调整输出驱动8位自动重新装载向下计数器，主机通过可编程分频寄存器(PDR)配置向下计数器的自动重新装载值。向下计数器提供的间隔定义所选卡的ETU持续时间，图11为ETU发生器。所有字符的异步发送/接收操作按照ETU定义(例如，10.5个ETU、10.25个ETU等)。

多协议双智能卡接口

DS8007A




图11. ETU发生器

标准时钟频率和波特率

DS8007A 支持以下标准的 I/O 通信和 CLK_x 频率：ISO 7816、EMV2000 和 GSM11-11。每一标准都有所允许的 CLK_x 频率范围，并规定了 CLK_x 频率与 ETU (波特率) 之间的关系，初始化和交易时均支持。

对于 ISO 7816，ETU (波特率) 时钟和 CLK_x 频率之间的关系如下：

$$ETU = (F / D) \times (1 / f_{CLK_x})$$

最小 CLK_x 频率固定为 1MHz，默认最大 CLK_x 频率是 5MHz，但可以根据 ATR 期间卡给出的 Fi 参数提高最大 CLK_x 频率。

ISO 7816-1997(3) 规范在第 4.3.4 节中建议 CLK_x 频率在以下两种情况下切换：a) ATR 后立即进行，b) 成功完成 PPS 交换后立即进行。传输参数 F 和 D 分别是时钟频率变换和波特率调整因子。符号 F_d 和 D_d 用来表示这些参数的默认值 ‘d’，F_d = 372，D_d = 1。符号 F_i 和 D_i 用于表示 ATR 字符 TA(1) 中卡的指示值 ‘i’。如果没有 TA(1)，那么 F_i 和 D_i 设置为默认的 F_d 和 D_d。符号 F_n 和 D_n 表示成功进行 PPS 交换期间的交易值 ‘n’，它们分别在 F_d-F_i 和 D_d-D_i 范围以内。ATR 期间，应采用默认 F_d 和 D_d 值。如果卡处于交易模式（即 ATR 中没有 TA(2)），则继续使用 F_d 和 D_d 参数，直到成功完成 PPS 交换。成功进行 PPS 交换后，采用交易后的 F_n 和 D_n 值。

多协议双智能卡接口

如果卡处于特殊模式(例如, ATR中有TA(2)), 如果TA(2)字符的第5位是0, ATR成功后, 立即采用所指示的Fi和Di值。如果TA(2)的第5位是1, 应采用默认值。如果有ATR的TA(1)字符, 它将包含卡所指示的Fi和Di值。

表4. 可以采用的Fi、Di参数

TA(1).Fi	Fi	MAX CLKx (MHz)	Fi =	TA(1).Di	Di
0000	372	4	31 x 12	0000	RFU
0001	372	5	31 x 12	0001	1
0010	558	6	31 x 18	0010	2
0011	744	8	31 x 24	0011	4
0100	1116	12	31 x 36	0100	8
0101	1488	16	31 x 48	0101	16
0110	1860	20	31 x 60	0110	32
0111	RFU	—	—	0111	RFU
1000	RFU	—	—	1000	RFU
1001	512	5	32 x 16	1001	12
1010	768	7.5	32 x 24	1010	20
1011	1024	10	32 x 32	1011	RFU
1100	1536	15	32 x 48	1100	RFU
1101	2048	20	32 x 64	1101	RFU
1110	RFU	RFU	—	1110	RFU
1111	RFU	RFU	—	1111	RFU

RFU = 保留, 供以后使用。

表5. 支持F、D参数的PSC、PDR设置

TA(1).Fi	PSC 0 = /31 1 = /32	PDR SETTING FOR Di =							
		0001	0010	0011	0100	0101	0110	1000	1001
0000	0	12	6	3	—	—	—	1	—
0001	0	12	6	3	—	—	—	1	—
0010	0	18	9	—	—	—	—	—	—
0011	0	24	12	6	3	—	—	2	—
0100	0	36	18	9	—	—	—	3	—
0101	0	48	24	12	6	3	—	4	—
0110	0	60	30	15	—	—	—	5	3
1001	1	16	8	4	2	1	—	—	—
1010	1	24	12	6	3	—	—	2	—
1011	1	32	16	8	4	2	1	—	—
1100	1	48	24	12	6	3	—	4	—
1101	1	64	32	16	8	4	2	—	—

多协议双智能卡接口

DS8007A

字符编码/解码约定

ISO UART设计支持两种字符编码/解码格式：直接和反向。直接字符编码约定首先发送、接收数据的LSb，1代表逻辑高电平，0代表逻辑低电平。反向字符编码约定首先发送、接收数据的最高有效位，0代表逻辑高电平，1代表逻辑低电平。

UCR1.CONV定义ISO UART采用哪种字符约定(CONV = 0: 反向；CONV = 1: 正向)。主机软件配置UCR1.CONV位，如果使能自动约定检测，也可以由硬件进行配置。

自动约定检测

自动约定检测根据ATR中第一个接收字符预先定义的模板(TS字符)识别建立以后的字符编码约定。为了使能自动约定检测，UCR1.SS位必须置为逻辑1，UCR2.AUTO \overline{C} 位应该在ATR之前置为逻辑0。接收到字符10.5个ETU后，SS位由硬件自动清零。如果使能了自动约定检测，接收到不可识别的字符时，不会写入CONV位。对于T = 0协议，如果既没有检测到直接编码字符，也没有检测到反向编码字符，则出现奇偶校验误码，并产生误码信号。卡会话操作期间，不应修改AUTO \overline{C} 位。

帧错误检测

每次检测起始位后的第10.25个ETU，DS8007A监测所选择的卡的I/Ox信号。如果此时I/Ox信号没有处于高电平状态，在10.5个ETU时，USR.FER(帧错误)位置1。一旦读取USR.FER位被清零。




图12. 正向、反向字符编码约定




图13. ISO UART信号接口

多协议双智能卡接口

数据块保护时间

智能卡读卡器(DS8007A)和ICC之间进行异步串行通信时，数据块的保护时间定义为相反方向发送连续起始位之间的最小延时。DS8007A采用内部ETU计数器，专门用于帮助主机验证是否满足最小数据块保护时间。在每一起始位装入内部ETU计数器时，根据所采用的协议，载入值为22d或16d。对于T = 0，将数值16d装入计数器；对于T = 1，将数值22d装入计数器。如果计数器达到0，MSR.BGT状态位置位，停止计数。如果在计数器达到0之前检测到一个起始位，计数器被重新装载，BGT状态位清零。

发送模式

将对应的UCR1.T/R位置1，启动ISO UART发送模式。当ISO UART处于发送模式时，TBE/RBF位置1，表示发送缓存器清空。向UTR寄存器写入一个字符时，TBE/RBF位清零，表示发送缓存器有数据。如果使用发送串行移位寄存器(除非出现了字符重发)，按照字符编码约定(CONV位)

对字符解码，将其从发送缓存器移入串行移位寄存器。TBE/RBF位返回高电平，这时可以将另一字符装载到UTR寄存器。

保护时间

有些智能卡需要额外的时间处理从接口收到的信息。为了提供额外的时间，DS8007A在每个卡接口采用了一个保护时间寄存器(GTR)。以附加的ETU数对该寄存器进行设置，应在DS8007A发送的连续起始位之间插入额外的时间(在ICC申请时，忽略重新发送)。GTR寄存器复位时默认为00h，表示不需要额外的保护时间(例如，发送连续起始位之间必须插入12个ETU)。如果GTR寄存器设置为FFh，连续起始位之间的延时取决于所使用的协议(取决于UCR1.PROT)。

$$\text{GTR} = \text{FFh}$$

T = 0 协议：11.8个ETU

T = 1 协议：10.8个ETU




图14. 数据块保护时间的ETU计数器操作

多协议双智能卡接口

奇偶校验

ISO UART采用特殊控制输入，在成功发送字符后允许从发送模式(UCR1.T/R = 1)自动切换到接收模式(UCR1.T/R = 0)。在向UTR写入要发送的最后一个字符之前，主机软件必须将最后发送的字符位(UCR1.LCT)置1。成功发送字符后，UCR1.T/R位和LCT位被硬件清零。使用了LCT位时，发送最后，TBE/RBF不置位。

接收模式

如果对应的UCR1.T/R位是0，则ISO UART接收模式有效。当ISO UART转换到接收模式时，MSR.FE位置1，表示接收FIFO空。如果FIFO中至少还有一个尚未读取的字符，FE位清零。当深度由FL2–FL0定义的FIFO装满时，TBE/RBF置1，表示接收缓存器满。一旦从装满的FIFO中读取一个字符，RBF/TBE清零，表示FIFO没有装满。当以较高频率从寄存器URR读取数据时，应轮询控制器就绪位(CRED)，确定数据是否准备就绪。

T = 1 协议选择接收奇偶校验。对于T = 1，奇偶校验错误计数位(PEC2–PEC0)不起作用，出现第一次奇偶校验错误时，USR.PE即被置位。

T = 0 协议同样选择接收奇偶校验，但可以设置1至8次奇偶校验错误检测以置位USR.PE奇偶校验错误位。PEC2–PEC0位定义在置位USR.PE之前应该检测到的连续的奇偶校验错误数。

ISO UART采用特殊控制输入，支持反向编码奇偶校验的测试。如果在接收模式期间，UCR1.FIP位置0，ISO UART测试每次接收字符的奇偶校验。如果UCR1.FIP置1，则应采用反向编码奇偶校验。测试ICC是否正确检测到由DS8007A产生的误码信号以及申请重新发送字符时，可采用这一控制方式。




图15. 最后发送的字符

多协议双智能卡接口

误码信号产生

$T = 1$ 协议不支持误码信号产生。当配置为采用 $T = 0$ 协议 (UCR1.PROT = 0) 接收时, DS8007A 支持奇偶校验误码信号的产生。FIFO 控制寄存器(FCR)的奇偶校验错误计数位 (PEC2–PEC0) 确定接收中所允许的重复次数, 由此, 产生校验错误出现的次数, 它对应于USR.PE置位之前接收字符中所出现的奇偶校验错误。

接收到一个字符时, DS8007A 根据收到的 8 位字符和校验位进行偶校验。如果确定有不正确的奇偶校验结果, 连续奇偶校验错误计数器还没有达到终值(000b), 则在 10.5 个 ETU 时, DS8007A 在 I/Ox 线上产生一个误码信号, 并持续 1.0 个 ETU。通过 PEC2–PEC0 位初始化奇偶校验错误计数器, 将 PEC2–PEC0 位配置为 000b, 表示不允许重复接收, 误码信号对应于校验错误的接收字符。将 PEC2–PEC0 位配置为 001b, 表示允许一次重复接收, 尝试接收每个字符时, DS8007A 只能产生一个误码信号。当连续奇偶校验错误计数器达到 000b 时, 收到奇偶校验不正确的字符,

USR.PE 将被置 1。如果奇偶校验误码计数器还没有达到最终计数值, 它将复位到收到正确校验字符时所设置的初始值。一旦 USR.PE 位发出奇偶校验计数错误报警, 软件必须重新将 PEC2–PEC0 设置到一个非零数值。

接收 FIFO

DS8007A 采用了一个增强接收 FIFO, 如果 FIFO 阀值使能位 FTE0 和 FTE1 置 0, 作为标准 FIFO, FIFO 可以配置成 1 至 8 个字符深度。 $T = 0$ 和 $T = 1$ 协议支持由 FCR.FL2–FCR.FL0 位确定的 FIFO 深度。进行配置时, FIFO 深度等于 (FL2–FL0) + 1 (例如, FL2–FL0 = 001b, 则 FIFO 深度为 2)。RBF/TBE 和 FE 状态位分别报告 FIFO 满和空的状态。如果接收 FIFO 满(最大深度为 8), FIFO 溢出位(OVR)置 1, 接收到的新字符被丢弃, 前面的 FIFO 内容不受影响。

从 URR 读取接收到的字符。使能接收 FIFO 后, 读取 URR 总是访问最早接收的数据。每次启动接收模式, FIFO 均被初始化(例如, T/R 位清零)。




图16. 接收模式—误码信号的产生

多协议双智能卡接口

对于T = 0协议，只将没有发生奇偶校验错误的接收字符存储到接收FIFO中。采用T = 0接收协议时，如果UCR1.FIP = 1，由于DS8007A检测的是反向奇偶校验，只将奇偶校验不正确的字符存储到接收FIFO中。对于T = 1协议，无论奇偶校验是否正确，接收字符都被存储到FIFO中。

如果FIFO阈值使能位FTE0和FTE1置1，FIFO按照可编程阈值触发RBF/TBE位和中断。该模式下，内部FIFO深度被强制为8字节，FL[2:0] (可编程FIFO长度位)决定阈值。

在FIFO深度大于阈值之前，不会置位RBF/TBE，字符将累积到FIFO中。一旦所采用的深度大于FL[2:0]的数值，RBF/TBE位(USR和MSR)置位，触发中断引脚。读取FIFO使其达到或低于阈值后，将复位RBF/TBE，解除中断。

当可编程阈值使能时，向FL位写入0或8，结果会使FIFO的作用与不可设置阈值的模式相同。

如果可设置FIFO深度达到最大值(8个字符)，当收到第8个字符并写入FIFO后，RBF/TBE置位。如果FIFO满的同时又接收到另一字符，溢出(OVR)状态置位，新字符将覆盖前面收到的字符。

如果可编程FIFO深度设为0，接收一个字符后将置位RBF/TBE。这种状态下，收到另一个字符时将置位OVR，并覆盖字符。

FIFO空状态位(FE)的操作与上述一样。T = 0和T = 1模式下，可编程阈值功能不变。

提前应答(EA)

RSTx引脚为低电平时，在ATR期间，第200至368个时钟内，如果在I/O线上检测到起始位，则认为是提前应答(EA)；RSTx引脚为高电平时，在前368个时钟周期内，如果在I/O线上检测到起始位，则认为是提前应答(EA)，USR.EA寄存器的EA置位。EA置位后，触发INT中断。

表6. 提前应答检测

何时触发起始位	EA位的状态	是否接收到字符
RSTx = 低电平时，0至200个时钟周期之间	0	否
RSTx = 低电平时，200至368个时钟周期之间	1	是
RSTx = 低电平时，368至400个时钟周期之间	0	是
RSTx = 高电平时，最先的368个时钟周期内	1	是
RSTx = 高电平时，368至400个时钟周期之间	0	是


提前应答检测期间，应通过46个时钟周期采样检测起始位，两种情况下(RSTx引脚为低电平时的200至368个时钟之间；RSTx为高电平时的前368个时钟周期)，最后的32个时钟周期不进行检测(不确定)。表6列出了提前应答位的状态，I/O线上的应答开始于RSTx信号上升沿之后的400至40,000个时钟周期内。

开发和技术支持

DS8007评估套件(EV kit)有助于实现DS8007/DS8007A多协议智能卡接口的设计开发。可直接从Maxim购买评估套件。如需技术支持，请访问<https://support.maxim-ic.com/cn/micro>。

多协议双智能卡接口

典型工作电路



多协议双智能卡接口

封装信息

如需最近的封装外形信息和焊盘布局,请查询 china.maxim-ic.com/packages。请注意, 封装编码中的“+”、“#”或“-”仅表示RoHS状态。封装图中可能包含不同的尾缀字符, 但封装图只与封装有关, 与RoHS状态无关。

封装类型	封装编码	文档编号
48 LQFP	C48L+1	21-0054

DS8007A

Maxim北京办事处

北京 8328信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299

包含在本终端内的接口模块(IFM)的EMVCo批准件仅代表IFM从测试之日起, 已按照EMV规范(3.1.1版本)进行了测试, 并充分满足该规范。EMVCo认证不以任何形式承诺或担保任何相关产品或服务的批准流程的完备性, 也不对其功能、质量或性能作任何担保。EMVCo不对任何第三方, 包括但不限于IFM生产商或供应商, 提供的特定产品或服务提供担保。EMVCo批准件不承诺任何EMVCo产品保证书中所包含的或暗示的担保, 包括但不限于任何暗示的商品适销性、特殊目的之适用性和非侵害性的担保, 所有这些都在EMVCo中作出了明确声明。与获得EMVCo批准的产品和服务相关的任何权力纠纷、赔偿责任由相关产品和服务的提供者(而非EMVCo)负责, EMVCo不承担任何连带责任和义务。

Maxim不对Maxim产品以外的任何电路使用负责, 也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

41

© 2008 Maxim Integrated Products

Maxim 是 Maxim Integrated Products, Inc. 的注册商标。