




DS1323

## 3.3V、设计灵活的非易失控制器，提供锂电池监测

### 特性

- 将 CMOS SRAM 转换成非易失存储器
- 一旦  $V_{CC}$  超出容限范围，将无条件进入 SRAM 写保护
- $V_{CC}$  电源失效时，自动切换到后备电池
- 灵活的存储器结构
  - 模式 0：4 组，每组 1 个 SRAM
  - 模式 1：2 组，每组 2 个 SRAM
  - 模式 2：1 组，每组 4 个 SRAM
- 监测锂电池电压，在电池将要失效时发出预警信号
- 低电池电压条件下，触发低电平有效报警信号
- 电源失效时，可复位处理器并在系统上电过程中保持处理器的复位状态
- 10% 电源失效检测
- 工作在工业级温度范围：-40°C 至 +85°C

### 引脚排列



DS1323E 20-Pin TSSOP  
(173 mil)

### 引脚说明

$V_{CCI}$	- +3.3V 电源输入
$V_{CCO}$	- SRAM 电源输出
$V_{BAT}$	- 备份电池输入
A, B	- 地址输入
$\overline{CEI1}$ - $\overline{CEI4}$	- 片选使能输入
$\overline{CEO1}$ - $\overline{CEO4}$	- 片选使能输出
$BW$	- 电池报警输出(漏极开路)
$RST$	- 复位输出(漏极开路)
MODE	- 模式输入
GND	- 地
NC	- 没有连接

## 说明

DS1323 设计灵活的非易失控制器带有锂电池监测器，采用 CMOS 电路设计，用于解决 CMOS SRAM 转换成非易失存储器的实际应用问题。对输入电源进行监测，判断电源电压是否超出容限范围。一旦监测到电源超出容限，将禁止芯片使能输出，完成写保护操作，并连通电池继续为 SRAM 供电。利用低漏电 CMOS 工艺，以极低的电池损耗支持精确的电压监测。单片 DS1323 能够支持多达四个 SRAM，可以采用三种存储器配置的任何一种。

除了支持电池备份外，DS1323 还具备一个重要功能，即监测锂电池的剩余电量，在电池接近耗尽时发出报警信号。由于备份锂电池的开路电压在整个使用期限内保持相对稳定，需要精确测量带载情况下的电池电压。DS1323 周期性地对比电池电压与参考电压，实现电池监测。如果电池电压跌落到参考电压以下，电池将很快耗尽。此时，器件将触发电池报警引脚，发出需要更换电池的报警信号。

## 存储器备份

DS1323 提供完备的功能电路，为 4 组 SRAM 提供电池备份电源。首先，器件提供电池或系统电源 ( $V_{CCI}$ ) 的切换开关。只要  $V_{CCI}$  低于  $V_{CCTP}$  门限，而且  $V_{CCI}$  低于电池电压  $V_{BAT}$ ，则切换到电池供电，由电池为 SRAM 提供备份电源。开关压降小于 0.2V。

其次，DS1323 具有电源失效检测和 SRAM 写保护功能。连续监测  $V_{CCI}$  电源电压，当电源电压超出容限要求时，高精度比较器判断检测到电源失效，并禁止四路芯片使能输出，对 SRAM 进行写保护。 $V_{CCI}$  超出容限时，将  $\overline{CEO1}$  至  $\overline{CEO4}$  保持在  $V_{CCO}$  的 0.2V 范围内，实现上述功能；检测到电源失效时，如果任意  $\overline{CEI}$  有效(低电平)，对应的  $\overline{CEO}$  信号将保持低电平，直到  $\overline{CEI}$  信号转变为高电平；一旦  $\overline{CEI}$  信号变为高电平， $\overline{CEO}$  信号则变为高电平并保持在高电平，直到  $V_{CCI}$  恢复到其标称电压；如果  $\overline{CEI}$  信号在检测到电源失效后的  $1.5\mu s$  内没有变为高电平，则强制相应的  $\overline{CEO}$  为高电平。这种特殊的方法将写保护延迟长达  $1.5\mu s$ ，确保发生电源失效时能正确完成正在进行的存储器存取操作。电压跌落到在 2.8V 至 3.0V 范围时，判断为电源失效。


## 存储器配置

The DS1323 can be configured via the MODE pin for three different arrangements of the four attached SRAMs. The state of the MODE pin is latched at  $V_{CCI} = V_{CCTP}$  on power-up. See Figure 1 for details.


## 存储器配置

图 1


MODE = GND (4 组, 每组 1 个 SRAM):



MODE =  $V_{CCO}$  (2 组, 每组 2 个 SRAM):



MODE = 不连接(1 组, 每组 4 个 SRAMs):



## 电池电压监测

DS1323 以工厂设置的 24 小时时间间隔定期监测电池电压。 $V_{CCI}$ 上升至高于  $V_{CCTP}$ 后的  $t_{REC}$ 时间内开始监测，发生电源失效时暂停操作。

每经过 24 小时周期( $t_{BTCN}$ )后，DS1323 将  $V_{BAT}$  连接到内部  $1M\Omega$  测试电阻( $R_{INT}$ )1 秒钟( $t_{BTPW}$ )的时间。在 1 秒钟时间内，如果  $V_{BAT}$  下降到工厂设置的电池电压门限( $V_{BTP}$ )，则触发电池报警输出  $\overline{BW}$ 。触发  $\overline{BW}$  报警后，按照周期  $t_{BTCW}$  监测电池，检测电池是否被拔下并更换。触发  $\overline{BW}$  报警后，该报警状态将保持到更换新的电池。然而，即使  $\overline{BW}$  在关断状态下也保持报警状态，每当  $V_{CC}$ 上电时，还会重新测试电池。如果在测试期间发现电池电压高于  $V_{BTP}$ ，则解除  $\overline{BW}$  报警状态，恢复会每隔 24 小时定期检测。 $\overline{BW}$  为开漏输出。

发生电池报警后，通常会立即更换电池，而此时  $V_{CCI}$ 仍保持在标称值，所以不会丢失 SRAM 数据。更换电池期间，必须满足取下旧电池、安装新电池之间的最小持续时间( $t_{BDBA}$ )，否则不会在安装新电池后解除  $\overline{BW}$  的报警状态。如果因为这种原因造成没有解除  $\overline{BW}$  报警，则取下新电池，经过  $t_{BDBA}$  再次重新安装电池，以清除  $\overline{BW}$ 。

注：DS1323 不会连续监测所安装的电池，因为这种监测会消耗电池电流，缩短电池寿命。因此，DS1323 只是每隔 24 小时对电池进行 1 秒钟的监测，两次测试之间不以任何方式监测电池。如果在两次测试之间取下了完好的电池(之前未触发  $\overline{BW}$  报警的电池)，DS1323 可能无法及时检测到电池被取下，在下次定期测试电池之前也不能触发  $\overline{BW}$  报警。如果把电池重新安装到 DS1323，则要等到下次定期测试时才能检测电池。

注：只有在锂电池的整个有效使用期限内定期测试，电池监测才会有效。由于 DS1323 仅在  $V_{CC}$  为标称值时执行电池监测，长时间关断系统可能会彻底耗尽锂电池电量，而且不会收到任何预警。为防止此类事件发生，应定期上电使用 DS1323 的电池监测功能(至少几个月一次)，对电池状况进行监测。此外，如果上电后首次测试电池即触发电池失效报警，则应通过校验和或其它方法检查数据完整性。

## 电源监测


DS1323 自动检测电源是否超出容限条件，并向处理器系统发出报警信号，通知其即将发生电源失效。 $V_{CCI}$ 下降到 3.0V 至 2.8V 门限( $V_{CCTP}$ ， 10%容限)以下时， $V_{CCI}$ 比较器触发  $\overline{RST}$  报警。

上电期间， $\overline{RST}$  也作为上电复位。 $V_{CCI}$ 超过  $V_{CCTP}$  后， $\overline{RST}$  将持续保持 200ms (标称值， $t_{RPU}$ )报警状态。这一复位周期可避免系统在电压稳定之前开启工作，并提供  $t_{REC}$ 超时检测。 $/RST$  为开漏输出。

## 电池保鲜模式

电池首次安装至 DS1323 时，如果之前  $V_{CC}$  电源从未上电，器件将不通过备份电池  $V_{CCO}$  供电。只有  $V_{CCI}$  超过  $V_{CCTP}$  后，DS1323 才会退出电池保鲜模式。该模式允许用户在生产过程中安装电池，但在首次激活系统之前不会导致电池放电。所以，在储存和运输期间不消耗电池电量。

功能框图 图 2



## ABSOLUTE MAXIMUM RATINGS

Voltage Range on Any Pin Relative to Ground.....	-0.3V to +6.0V
Operating Temperature.....	-40°C to +85°C
Storage Temperature.....	-55°C to +125°C
Lead Temperature (soldering, 10s).....	+300°C
Soldering Temperature (reflow).....	+260°C

*This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operation sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.*

## PACKAGE THERMAL CHARACTERISTICS (Note 1)

### TSSOP

Junction-to-Ambient Thermal Resistance ( $\theta_{JA}$ ).....	73.8°C/W
Junction-to-Case Thermal Resistance ( $\theta_{JC}$ ).....	20°C/W

**Note 1:** Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to [china.maxim-ic.com/thermal-tutorial](http://china.maxim-ic.com/thermal-tutorial).

## RECOMMENDED OPERATING CONDITIONS

( $T_A = -40^\circ\text{C}$  to  $+85^\circ\text{C}$ )

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Supply Voltage	$V_{CCI}$	3.0	3.3	3.6	V	2
Battery Supply Voltage	$V_{BAT}$	2.0		6.0	V	
Logic 1 Input	$V_{IH}$	2.0		$V_{CCI}+0.3$	V	3
Logic 0 Input	$V_{IL}$	-0.3		0.6	V	3

## DC ELECTRICAL CHARACTERISTICS

( $V_{CCI} \geq V_{CCTP}$ ,  $T_A = -40^\circ\text{C}$  to  $+85^\circ\text{C}$ .)

PARAMETER	SYMBOL	CONDITION	MIN	TYP	MAX	UNITS	NOTES
Supply Current	$I_{CC1}$	TTL inputs		50	200	µA	4
Supply Current	$I_{CC2}$	CMOS inputs		30	100	µA	4, 5
RAM Supply Voltage	$V_{CCO}$		$V_{CCI}-0.2$			V	
RAM Supply Current	$I_{CCO1}$	$V_{CCO} \geq V_{CCI} - 0.2\text{V}$			80	mA	
RAM Supply Current	$I_{CCO2}$	$V_{CCO} \geq V_{CCI} - 0.3\text{V}$			140	mA	
$V_{CC}$ Trip Point	$V_{CCTP}$		2.8	2.9	3.0	V	
$V_{BAT}$ Trip Point	$V_{BTP}$		2.5	2.6	2.7	V	
Output Current	$I_{OH}$	2.2V	-1			mA	6, 7
Output Current	$I_{OL}$	0.4V			4	mA	6, 7
Input Leakage	$I_{IL}$		-1.0		+1.0	µA	
Output Leakage	$I_{LO}$		-1.0		+1.0	µA	
Battery Monitoring Test Load	$R_{INT}$		0.8	1.2	1.5	MΩ	

**DC ELECTRICAL CHARACTERISTICS**(V<sub>CCI</sub> < V<sub>BAT</sub>; V<sub>CCI</sub> < V<sub>CCTP</sub>, T<sub>A</sub> = -40°C to +85°C.)

PARAMETER	SYMBOL	CONDITION	MIN	TYP	MAX	UNITS	NOTES
Battery Current	I <sub>BAT</sub>				100	nA	4
Battery Backup Current	I <sub>CCO3</sub>	V <sub>CCO</sub> ≥ V <sub>BAT</sub> - 0.2V			500	µA	
Supply Voltage	V <sub>CCO</sub>		V <sub>BAT</sub> - 0.2			V	
CEO Output	V <sub>OHL</sub>		V <sub>BAT</sub> - 0.2			V	8

**CAPACITANCE**(T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Input Capacitance (CEI, MODE)	C <sub>IN</sub>			7	pF	
Output Capacitance (CEO, BW, RST)	C <sub>OUT</sub>			7	pF	

**AC ELECTRICAL CHARACTERISTICS**(V<sub>CCI</sub> ≥ V<sub>CCTP</sub>, T<sub>A</sub> = -40°C to +85°C.)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
CEI to CEO Propagation Delay	t <sub>PD</sub>		15	25	ns	
CE Pulse Width	t <sub>CE</sub>			1.5	µs	9
V <sub>CC</sub> Valid to End of Write Protection	t <sub>REC</sub>			125	ms	10
V <sub>CC</sub> Valid to CEI Inactive	t <sub>PU</sub>			2	ms	
V <sub>CC</sub> Valid to RST Inactive	t <sub>RPUI</sub>	150	200	350	ms	7
V <sub>CC</sub> Valid to BW Valid	t <sub>BPU</sub>			1	s	7


**AC ELECTRICAL CHARACTERISTICS**(V<sub>CCI</sub> < V<sub>CCTP</sub>, T<sub>A</sub> = -40°C to +85°C.)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
V <sub>CC</sub> Slew Rate	t <sub>F</sub>	150			µs	
V <sub>CC</sub> Fail Detect to RST Active	t <sub>RPD</sub>			15	µs	7
V <sub>CC</sub> Slew Rate	t <sub>R</sub>	15			µs	

**AC ELECTRICAL CHARACTERISTICS**(V<sub>CCI</sub> ≥ V<sub>CCTP</sub>, T<sub>A</sub> = -40°C to +85°C.)

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Battery Test to BW Active	t <sub>BW</sub>			1	s	7
Battery Test Cycle-Normal	t <sub>BTWN</sub>		24		hr	
Battery Test Cycle-Warning	t <sub>BTWC</sub>		5		s	
Battery Test Pulse Width	t <sub>BTPW</sub>			1	s	
Battery Detach to Battery Attach	t <sub>BDBA</sub>	7			s	
Battery Attach to BW Inactive	t <sub>BABW</sub>			1	s	7


## TIMING DIAGRAM: POWER-UP



### NOTE:

If  $V_{BAT} > V_{CCTP}$ ,  $V_{CCO}$  will begin to slew with  $V_{CCI}$  when  $V_{CCI} = V_{CCTP}$ .


## TIMING DIAGRAM: POWER-DOWN



### NOTES:

If  $V_{BAT} > V_{CCTP}$ ,  $V_{CCO}$  will slew down with  $V_{CCI}$  until  $V_{CCI} = V_{CCTP}$ .


## TIMING DIAGRAM: BATTERY WARNING DETECTION



### NOTE:

$t_{BW}$  is measured from the expiration of the internal timer to the activation of the battery warning output  $\overline{BW}$ .

## TIMING DIAGRAM: BATTERY REPLACEMENT



**NOTES:**

2. All voltages referenced to ground.
3. In battery backup mode, inputs must never be below ground or above  $V_{CCO}$ .
4. Measured with outputs open.
5. All inputs within 0.3V of ground or  $V_{CCI}$ .
6. Measured with a load as shown in Figure 3.
7.  $\overline{BW}$  and  $\overline{RST}$  are open drain outputs and, as such, cannot source current. External pull-up resistors should be connected to these pins for proper operation. Both  $\overline{BW}$  and  $\overline{RST}$  can sink 10mA.
8. Chip Enable Outputs  $\overline{CEO1}$  –  $\overline{CEO4}$  can only sustain leakage current in the battery backup mode.
9.  $t_{CE}$  maximum must be met to ensure data integrity on power down.
10.  $\overline{CEO1}$  through  $\overline{CEO4}$  will be held high for a time equal to  $t_{REC}$  after  $V_{CCI}$  crosses  $V_{CCTP}$  on power-up.
11. The DS1323 is recognized by Underwriters Laboratories (UL) under file E99151.

**DC TEST CONDITIONS**

Outputs Open

All voltages are referenced to ground

**AC TEST CONDITIONS**

Output Load: See below

Input Pulse Levels: 0 – 3.0V


Timing Measurement Reference Levels

Input: 1.5V

Output: 1.5V

Input Pulse Rise and Fall Times: 5ns

输出负载 图 3




\*INCLUDING SCOPE AND JIG CAPACITANCE


## 典型工作特性

( $V_{CC} = +3.3V$ ,  $T_A = +25^\circ C$ , unless otherwise specified.)

SUPPLY CURRENT vs. TEMPERATURE




$V_{CC}$  TRIP vs. TEMPERATURE



## 典型工作特性(续)

( $V_{CC} = +3.3V$ ,  $T_A = +25^\circ C$ , unless otherwise specified.)

/CE PROPAGATION DELAY vs. TEMPERATURE



## 定购信息

PART	TEMP RANGE	OPERATING VOLTAGE (V)	PACKAGE TYPE
DS1323+	-40°C to +85°C	3.3	20 TSSOP
DS1323+T&R	-40°C to +85°C	3.3	20 TSSOP

+ 表示无铅(Pb)/符合 RoHS 标准的封装。

T&R = 卷带包装。

## 封装信息

如需最近的封装外形信息和焊盘布局, 请查询[china.maxim-ic.com/packages](http://china.maxim-ic.com/packages)。请注意, 封装编码中的“+”、“#”或“-”仅表示 RoHS 状态。封装图中可能包含不同的尾缀字符, 但封装图只与封装有关, 与 RoHS 状态无关。

封装类型	封装编码	外形编号	焊盘布局编号
20 TSSOP	U20+1	<a href="#">21-0066</a>	<a href="#">90-0116</a>

## 修订历史

修订日期	说明	修改页
6/11	删除 16 引脚 DIP 和 16 引脚 SO 封装信息；更新绝对最大额定参数；更新推荐工作条件、直流电气特性参数、电容、交流电气特性参数表格；更新注释；更新订购信息表格；增加封装信息表格。	1, 3, 6, 7, 13
5/12	更正绝对最大额定参数部分中的 SA 信息；更新焊接信息；增加封装热特性部分。	6, 7, 11