

DS1339A

低电流I2C串行实时时钟

概述

DS1339A串行实时时钟(RTC)是低功耗的时钟/日历芯片，具有两个可编程日历闹钟与一路可编程方波输出。地址与数据通过I2C总线串行传送。时钟/日历可提供秒、分、时、星期、日期、月、年信息。对于少于31天的月份，到每月的最后一天会自动进行日期调节，包括闰年修正。该时钟可以通过AM/PM指示器工作在24小时模式或12小时模式。DS1339A具有一个内部电源感应电路，可以检测到电源失效，并自动切换到备用电源，维持计时、日历和闹钟功能正常运行。

应用

手持式装置(GPS、POS终端)
消费电子产品(机顶盒、数据记录、网络设备)
办公设备(传真机/打印机、复印机)
医疗(血糖仪、配药计)
电信(路由器、交换机、服务器)
其它(电表、售货机、温度监控器、调制解调器)


特性

- ◆ 可直接替换DS1339
- ◆ 实时时钟(RTC)记录秒、分、时、星期、日期、月、年信息，具有有效至2200年的闰年补偿
- ◆ I2C串行接口
- ◆ 两个日历闹钟
- ◆ 可编程方波输出
- ◆ 振荡器停止标志
- ◆ 电源失效自动检测与切换电路
- ◆ 提供涓流充电

订购信息在数据资料的最后给出。

相关型号以及配合该器件使用的推荐产品，请参见：china.maximintegrated.com/DS1339A.related。

功能框图



低电流I2C串行实时时钟

ABSOLUTE MAXIMUM RATINGS

Voltage Range on Any Pin Relative to Ground -0.3V to +6.0V
 Operating Temperature Range (Noncondensing) -40°C to +85°C
 Storage Temperature Range -55°C to +125°C

Lead Temperature (soldering, 10 seconds) +300°C
 Soldering Temperature (reflow) +260°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

PACKAGE THERMAL CHARACTERISTICS (Note 1)

μSOP

Junction-to-Ambient Thermal Resistance (θ_{JA}) 206.3°C/W
 Junction-to-Case Thermal Resistance (θ_{JC}) 42°C/W

Note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to china.maximintegrated.com/thermal-tutorial.

RECOMMENDED OPERATING CONDITIONS

(T_A = -40°C to +85°C, unless otherwise noted.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Supply Voltage	V_{CC}		1.71	3.3	5.5	V
Backup Supply Voltage	V_{BACKUP}		1.3	3.0	3.7	V
	$V_{BACKMIN}$		1.15	1.3		
Logic 1	V_{IH}		0.7 x V_{CC}		5.5	V
Logic 0	V_{IL}		-0.3		0.3 x V_{CC}	V
Power-Fail Voltage	V_{PF}		1.51	1.61	1.71	V

DC ELECTRICAL CHARACTERISTICS

(V_{CC} = MIN to MAX, V_{BACKUP} = MIN to MAX, T_A = -40°C to +85°C.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Input Leakage	I_{LI}	(Note 3)	-0.1		0.1	μA
I/O Leakage	I_{LO}	(Note 4)	-0.1		0.1	μA
Logic 0 Out (SDA or SQW/INT) $V_{OL} = 0.4V$, $V_{CC} \geq V_{CCMIN}$	I_{OL}	(Note 4)			3	mA
Logic 0 Out (SQW/INT) $V_{OL} = 0.2V$, $V_{CC} = 0V$, $V_{BAT} \geq V_{BATMIN}$	I_{OL}	(Note 4)			250	μA
V_{CC} Active Current	I_{CCA}	(Note 5)			450	μA
V_{CC} Standby Current	I_{CCS}	(Note 6)			200	μA
Trickle-Charger Resistor Register 10h = A5h, $V_{CC} = \text{Typ}$, $V_{BACKUP} = 0V$	R1	(Note 7)		200		Ω

低电流I2C串行实时时钟

DC ELECTRICAL CHARACTERISTICS (continued)(V_{CC} = MIN to MAX, V_{BACKUP} = MIN to MAX, T_A = -40°C to +85°C, unless otherwise noted.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Trickle-Charger Resistor Register 10h = A6h, V _{CC} = Typ, V _{BACKUP} = 0V	R2			2000		Ω
Trickle-Charger Resistor Register 10h = A7h, V _{CC} = Typ, V _{BACKUP} = 0V	R3			4000		Ω
V _{BACKUP} Leakage Current	I _{BKLKG}		-100	25	200	nA

DC ELECTRICAL CHARACTERISTICS(V_{CC} = 0V, V_{BACKUP} = MIN to MAX, T_A = -40°C to +85°C, unless otherwise noted.) (Note 2)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
V _{BACKUP} Current EOSC = 0, SQW Off	I _{BKOSC}	(Note 8)		300	600	nA
V _{BACKUP} Current EOSC = 0, SQW On	I _{BKSQW}	(Note 8)		500	1100	nA
V _{BACKUP} Current EOSC = 1	I _{BKDR}			10	200	nA

AC ELECTRICAL CHARACTERISTICS(V_{CC} = MIN to MAX, T_A = -40°C to +85°C, unless otherwise noted.) (Note 2, [Figure 1](#))

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCL Clock Frequency	f _{SCL}		0.03		400	kHz
Bus Free Time Between a STOP and START Condition	t _{BUF}		1.3			μs
Hold Time (Repeated) START Condition	t _{HD:STA}	(Note 9)	0.6			μs
Low Period of SCL Clock	t _{LOW}		1.3			μs
High Period of SCL Clock	t _{HIGH}		0.6			μs
Setup Time for a Repeated START Condition	t _{SU:STA}		0.6			μs
Data Hold Time	t _{HD:DAT}	(Notes 10, 11)	0		0.9	μs
Data Setup Time	t _{SU:DAT}	(Note 12)	100			ns
Rise Time of Both SDA and SCL Signals	t _R	(Note 13)	20 + 0.1C _B		300	ns
Fall Time of Both SDA and SCL Signals	t _F	(Note 13)	20 + 0.1C _B		300	ns
Setup Time for STOP Condition	t _{SU:STO}		0.6			μs

低电流I2C串行实时时钟

AC ELECTRICAL CHARACTERISTICS (continued)(V_{CC} = MIN to MAX, T_A = -40°C to +85°C, unless otherwise noted.) (Note 2, [Figure 1](#))

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Capacitive Load for Each Bus Line	C _B	(Note 13)			400	pF
I/O Capacitance (SDA, SCL)	C _{I/O}	(Note 14)			10	pF
Oscillator Stop Flag (OSF) Delay	t _{OSF}	(Note 15)			100	ms
Timeout Interval	t _{TIMEOUT}	(Note 16)	25		35	ms

POWER-UP/DOWN CHARACTERISTICS(T_A = -40°C to +85°C, unless otherwise noted.) (Note 2, [Figure 2](#))

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Recovery at Power-Up	t _{REC}	(Note 17)		1	2	ms
V _{CC} Slew Rate; V _{PF} to 0V	t _{VCCF}				1/50	V/μs
V _{CC} Slew Rate; 0V to V _{PF}	t _{VCCR}				1/1	V/μs

WARNING: Under no circumstances are negative undershoots, of any amplitude, allowed when device is in battery-backup mode.**Note 2:** Limits are 100% production tested at T_A = +25°C and T_A = +85°C. Limits over the operating temperature range and relevant supply voltage range are guaranteed by design and characterization. Typical values are not guaranteed.**Note 3:** SCL only.**Note 4:** SDA and SQW/INT.**Note 5:** I_{CCA}—SCL at f_{SCL} max, V_{IL} = 0.0V, V_{IH} = V_{CC}; trickle charger disabled.**Note 6:** Specified with the I²C bus inactive, V_{IL} = 0.0V, V_{IH} = V_{CC}; trickle charger disabled.**Note 7:** V_{CC} must be less than 3.63V if the 200Ω resistor is selected.**Note 8:** Using recommended crystal on X1 and X2.**Note 9:** After this period, the first clock pulse is generated.**Note 10:** A device must internally provide a hold time of at least 300ns for the SDA signal (referred to the V_{IHMIN} of the SCL signal) to bridge the undefined region of the falling edge of SCL.**Note 11:** The maximum t_{HD:DAT} need only be met if the device does not stretch the low period (t_{LOW}) of the SCL signal.**Note 12:** A fast-mode device can be used in a standard-mode system, but the requirement t_{SU:DAT} ≥ 250ns must then be met.This is automatically the case if the device does not stretch the low period of the SCL signal. If such a device does stretch the low period of the SCL signal, it must output the next data bit to the SDA line t_{R(MAX)} + t_{SU:DAT} = 1000 + 250 = 1250ns before the SCL line is released.**Note 13:** C_B—total capacitance of one bus line in pF.**Note 14:** Guaranteed by design; not production tested.**Note 15:** The parameter t_{OSF} is the period of time the oscillator must be stopped for the OSF flag to be set.**Note 16:** The DS1339A can detect any single SCL clock held low longer than t_{TIMEOUTMIN}. The device's I²C interface is in reset state and can receive a new START condition when SCL is held low for at least t_{TIMEOUTMAX}. Once the device detects this condition, the SDA output is released. The oscillator must be running for this function to work.**Note 17:** This delay applies only if the oscillator is running. If the oscillator is disabled or stopped, no power-up delay occurs.

低电流I2C串行实时时钟




图1. I2C时序











图2. 上电/下电时序

低电流I2C串行实时时钟

典型工作特性


($V_{CC} = 3.3V$, $T_A = +25^\circ C$, unless otherwise noted.)



DS1339A

低电流I2C串行实时时钟

引脚配置



引脚说明

引脚	名称	功能
1	X1	连接32.768kHz标准石英晶体。内部振荡电路用于配合标称负载电容(C_L)为6pF的晶体。 有关晶体选型和布局考虑的详细信息，参见应用信息部分以及应用笔记58: <i>Crystal Considerations with Dallas Real-Time Clocks</i> 。
2	X2	
3	V_{BACKUP}	备用电源。为保证器件正常工作，电源电压须在1.3V至3.7V之间。该引脚可连接一次性电池，例如，硬币型锂电池。此外，与涓流充电功能配合使用时，该引脚可连接充电电池或超级电容。在备用电源与 V_{BACKUP} 输入引脚之间不要放置二极管，否则会导致工作异常。若不用备用电源，必须将 V_{BACKUP} 引脚接地。器件经过UL认证，在使用一次性锂电池时，可防止反向充电。更多信息请查询 china.maximintegrated.com/qa/info/ul 。
4	GND	地。
5	SDA	串行数据输入/输出。SDA为I2C串口的数据输入/输出引脚。SDA引脚为漏极开路输出，要求外接上拉电阻。上拉电压可高达5.5V，与 V_{CC} 电压无关。
6	SCL	串行时钟输入。SCL用于同步I2C串口数据传输。上拉电压可高达5.5V，与 V_{CC} 电压无关。
7	SQW/ $\overline{INT}$	方波/中断输出，输出可编程方波或中断信号。SQW/ $\overline{INT}$ 引脚为漏极开路输出，要求外接上拉电阻。上拉电压可高达5.5V，与 V_{CC} 电压无关。若不用，可浮空。
8	V_{CC}	主电源输入，若输入电压在标称范围内，器件功能全部可用，可读写数据。当连接备用电源且 V_{CC} 低于 V_{PF} 时，禁止读写操作。当 V_{CC} 或 V_{BACKUP} 供电时，计时和闹钟功能正常运行。

DS1339A

低电流I2C串行实时时钟

详细说明

DS1339A串行实时时钟(RTC)是低功耗的时钟/日历芯片，具有两个可编程日历闹钟与一路可编程方波输出。地址与数据通过I2C总线串行传送。时钟/日历可提供秒、分、时、星期、日期、月、年信息。对于少于31天的月份，到每月的最后一天会自动进行调节，包括闰年修正。该时钟可以通过AM/PM指示器工作在24小时模式或12小时模式。DS1339A具有一个内部电源感应电路，可以检测到电源失效，并自动切换到备用电源，维持计时、日历和闹钟功能正常运行。

表1. 电源控制

SUPPLY CONDITION	READ/ WRITE ACCESS	POWERED BY
$V_{CC} < V_{PF}, V_{CC} < V_{BACKUP}$	No	V_{BACKUP}
$V_{CC} < V_{PF}, V_{CC} > V_{BACKUP}$	No	V_{CC}
$V_{CC} > V_{PF}, V_{CC} < V_{BACKUP}$	Yes	V_{CC}
$V_{CC} > V_{PF}, V_{CC} > V_{BACKUP}$	Yes	V_{CC}

表2. 晶体规格*

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS
Nominal Frequency	f_O		32.768		kHz
Series Resistance	ESR			60	$k\Omega$
Load Capacitance	C_L		6		pF

*晶体、引线 and 晶体输入引脚应与射频信号发生电路隔离。更多说明请参考应用笔记58: [Crystal Considerations for Dallas Real-Time Clocks](#)。

工作原理

DS1339A为串行总线从器件，通过执行START条件，提供器件识别码，然后提供数据实现器件访问。随后，可按顺序访问寄存器，直到产生STOP条件。 V_{CC} 高于 V_{PF} 时，可访问器件内部所有寄存器，可读写数据。但 V_{CC} 低于 V_{PF} 时，禁止访问内部时钟寄存器。如果 V_{PF} 小于 V_{BACKUP} ，当 V_{CC} 降至 V_{PF} 以下时，器件电源从 V_{CC} 切换至 V_{BACKUP} 。如果 V_{PF} 大于 V_{BACKUP} ，当 V_{CC} 降至 V_{BACKUP} 以下时，器件电源从 V_{CC} 切换至 V_{BACKUP} 。 V_{BACKUP} 电源维持寄存器运行，直到 V_{CC} 回到标称值。[功能框图](#)给出了串行实时时钟的主要组成部分。

电源控制

电源控制功能由精确的温度补偿电压基准和监视 V_{CC} 电压的比较器共同完成。当 V_{CC} 大于 V_{PF} 时，可访问器件内部所有寄存器，可读写数据。当 V_{CC} 低于 V_{PF} 时，禁止访问内部时钟寄存器。如果 V_{PF} 小于 V_{BACKUP} ，当 V_{CC} 降至 V_{PF} 以下时，器件电源从 V_{CC} 切换至 V_{BACKUP} 。如果 V_{PF} 大于 V_{BACKUP} ，当 V_{CC} 降至 V_{BACKUP} 以下时，器件电源从 V_{CC} 切换至 V_{BACKUP} 。 V_{BACKUP} 电源维持寄存器运行，直到 V_{CC} 回到标称值([表1](#))。 V_{CC} 回到 V_{PF} 之上且经过 t_{REC} ([图2](#))后，允许数据读写操作。器件首次上电时，时间和日期寄存器复位至01/01/00 01 00:00:00 (DD/MM/YY DOW HH:MM:SS)。

振荡电路

DS1339A使用32.768kHz的外部晶体。振荡电路运行不需要任何外部电阻或电容。[表2](#)列出了外部晶体的几项参数要求。[功能框图](#)展示了振荡电路的示意图。如果所用晶体符合指定参数，启动时间通常小于1秒。

低电流I²C串行实时时钟

时钟精度

时钟精度取决于晶体的精度以及振荡电路容性负载与晶体微调容性负载的匹配精度。因温度漂移而引起的晶体频率偏移将会引入额外误差。外部噪声耦合到振荡电路内部后可能导致时钟走快。[图6](#)所示为将晶体和振荡器与噪声隔离的典型印刷电路板布局。有关详细说明,请参考[应用笔记58: Crystal Considerations with Dallas Real-Time Clocks](#)。

实时时钟地址映射表

[表3](#)给出了DS1339A寄存器的地址映射表。在多字节访问过程中,当地址指针到达寄存器空间的末尾(10h)时,将会返回到地址00h。在I²C的START条件下或者地址指针递增至地址00h时,当前的时间会传输至辅助寄存器中。在时钟继续运行的同时,可从辅助寄存器中读取时间信息。这样,在读操作期间发生主寄存器更新时,可以避免重新读取寄存器。

时钟和日历

可以通过读取适当的寄存器字节获得时钟和日历信息。[表3](#)列出了RTC寄存器。通过写入适当的寄存器字节来设定或者初始化时钟和日历数据。时钟和日历寄存器的内容采用二-十进制编码(BCD)格式。DS1339A可以运行于12小时或者24小时模式。小时寄存器的第6位定义为12小时或24小时模式选择位。该位为高时,选择12小时模式。在12小

时模式下,第5位为 $\overline{\text{AM}}$ /PM指示位,逻辑高时为PM。在24小时模式下,第5位为20小时位(20至23小时)。任何时候修改12/24小时模式位,都必须重新输入全部小时数据,包括闹钟数据。

当年寄存器由99溢出至00时,会转换世纪位(月寄存器的第7位)。如果世纪位为逻辑0,年将被指定为闰年,二月将有29天。

如果世纪位为逻辑1,年将不被指定为闰年,二月将有28天。

星期寄存器在午夜时递增。对应于星期的值由用户定义,但是该值必须连续(即,如果1等于星期日,那么2等于星期一,依次类推)。不合逻辑的时间和日期输入会导致不确定的操作。

读取或写入时间和日期寄存器时,辅助(用户)缓存器用于防止内部寄存器更新时可能出现的错误。读取时间和日期寄存器时,辅助缓存器在START条件下或者寄存器指针返回到零时与内部寄存器同步。任何时候写秒寄存器时,倒计时链都会复位。在该器件应答后进行写传输操作。一旦倒计时链复位,为避免翻转问题,必须在1秒钟之内写入剩余的时间和日期寄存器。如果使能1Hz方波输出,在秒数据传输后,1Hz方波输出500ms高电平,但前提是振荡器已处于运行状态。

低电流I2C串行实时时钟

表3. 计时寄存器映射表

ADDRESS	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	FUNCTION	RANGE
00h	0	10 Seconds			Seconds				Seconds	00-59
01h	0	10 Minutes			Minutes				Minutes	00-59
02h	0	12/24	AM/PM	10 Hour	Hours				Hours	01-12 +AM/PM 00-23
			20 Hour							
03h	0	0	0	0	0	Day			Day	01-07
04h	0	0	10 Date						Date	01-31
05h	Century	0	0	10 Month	Month				Month	01-12 +Century
06h	10 Year				Year				Year	00-99
07h	A1M1	10 Seconds			Seconds				Alarm 1 Seconds	00-59
08h	A1M2	10 Minutes			Minutes				Alarm 1 Minutes	00-59
09h	A1M3	12/24	AM/PM	10 Hour	Hours				Alarm 1 Hours	01-12 +AM/PM 00-23
			20 Hour							
0Ah	A1M4	DY/DT	10 Date		Day, Date				Alarm 1 Day, Alarm 1 Date	01-07, 01-31
0Bh	A2M2	10 Minutes			Minutes				Alarm 2 Minutes	00-59
0Ch	A2M3	12/24	AM/PM	10 Hour	Hours				Alarm 2 Hours	01-12 +AM/PM 00-23
			20 Hour							
0Dh	A2M4	DY/DT	10 Date		Day, Date				Alarm 2 Day, Alarm 2 Date	01-07, 01-31
0Eh	EOSC	0	BBSQI	RS2	RS1	INTCN	A2IE	A1IE	Control	-
0Fh	OSF	0	0	0	0	0	A2F	A1F	Status	-
10h	TCS3	TCS2	TCS1	TCS0	DS1	DS0	ROUT1	ROUT0	Trickle Charger	-

“0” – 读出为逻辑0。

注: 除非另有说明, 否则, 初次上电或 V_{CC} 和 V_{BACKUP} 降至 $V_{BACKUP(MIN)}$ 以下时, 寄存器状态不做定义。

低电流I2C串行实时时钟

闹钟

DS1339A包含两个星期/日期闹钟。闹钟1可通过写入寄存器07h至0Ah来设定。闹钟2可通过写入寄存器0Bh至0Dh来设定。可对闹钟进行编程(通过控制寄存器的闹钟使能位和INTCN位)，从而在闹钟匹配条件下触发SQW/INT输出。每个星期/日期闹钟寄存器的第7位是屏蔽位(表4)。当每个闹钟的屏蔽位均为逻辑0时，闹钟只有在计时寄存器00h至06h中的值与存储于星期/日期闹钟寄存器的对应值相匹配时才会告警。闹钟也可以编程为每秒、分、时、星期或日期重复告警。表4给出了可能的设置。如果不按照表中配置，会导致不合逻辑的操作。

DY/D $\overline{T}$ 位(闹钟星期/日期寄存器的第6位)用于控制存储于寄存器第0位至第5位的闹钟值是反映星期几还是月份中的日期。如果DY/D $\overline{T}$ 设为逻辑0，闹钟将是与月份日期匹配的结果。如果DY/D $\overline{T}$ 设为逻辑1，闹钟将是与星期几匹配的结果。器件每秒检查一次闹钟值是否匹配。当RTC寄存器值与闹钟寄存器的设定值相匹配时，相应的闹钟标志位A1F或A2F置为逻辑1。如果对应的闹钟中断使能A1IE或A2IE位也设定为逻辑1，并且INTCN位设定为逻辑1时，闹钟条件将会触发SQW/INT信号。如果BBSQI位置为1，在V_{BACKUP}供电时将激活INT输出。闹钟输出持续到用户清除闹钟标志位为止。

表4. 闹钟屏蔽位

DY/D $\overline{T}$	ALARM1 REGISTER MASK BITS (BIT 7)				ALARM RATE
	A1M4	A1M3	A1M2	A1M1	
X	1	1	1	1	Alarm once per second
X	1	1	1	0	Alarm when seconds match
X	1	1	0	0	Alarm when minutes and seconds match
X	1	0	0	0	Alarm when hours, minutes, and seconds match
0	0	0	0	0	Alarm when date, hours, minutes, and seconds match
1	0	0	0	0	Alarm when day, hours, minutes, and seconds match

DY/D $\overline{T}$	ALARM2 REGISTER MASK BITS (BIT 7)			ALARM RATE
	A2M4	A2M3	A2M2	
X	1	1	1	Alarm once per minute (00 sec. of every minute)
X	1	1	0	Alarm when minutes match
X	1	0	0	Alarm when hours and minutes match
0	0	0	0	Alarm when date, hours, and minutes match
1	0	0	0	Alarm when day, hours, and minutes match

低电流I2C串行实时时钟

控制寄存器(0Eh)

该控制寄存器控制SQW/ $\overline{\text{INT}}$ 引脚的运行，并提供振荡器状态。

Bit #	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
Name	$\overline{\text{EOSC}}$	0	BBSQI	RS2	RS1	INTCN	A2IE	A1IE
POR	0	0	0	1	1	0	0	0

第7位：使能振荡器($\overline{\text{EOSC}}$)。 $\overline{\text{EOSC}}$ 设定为逻辑0时，启动振荡器。设定为逻辑1时，停止振荡器。初次上电时，该位被清零(0)。

第5位：备用电池方波中断(BBSQI)。设定为逻辑1，该位在器件由V_{BACKUP}供电时使能SQW/ $\overline{\text{INT}}$ 输出功能。设定为逻辑0，该位在器件由V_{BACKUP}供电时禁止SQW/ $\overline{\text{INT}}$ 输出功能。

第4位和第3位：频率选择(RS2和RS1)。当方波使能(INTCN=0)时，这两位控制SQW/ $\overline{\text{INT}}$ 输出频率。[表5](#)列出了用RS位可以选择的方波频率。

第2位：中断控制(INTCN)。该位控制两个闹钟与中断输出引脚之间的关系。INTCN设定为1时，若计时寄存器与两个闹钟寄存器之一匹配，则会触发SQW/ $\overline{\text{INT}}$ 输出(前提是使能闹钟)。INTCN设定为0时，SQW/ $\overline{\text{INT}}$ 引脚输出方波。初次上电时，该位设定为0。

第1位：闹钟2中断使能(A2IE)。该位设定为逻辑1时，允许状态寄存器中的闹钟2标志位(A2F)触发SQW/ $\overline{\text{INT}}$ 信号(当INTCN = 1时)。当A2IE位设定为0或者INTCN设定为0时，A2F位不启动中断信号。初次上电时，A2IE位被禁止(逻辑0)。

第0位：闹钟1中断使能(A1IE)。该位设定为逻辑1时，允许状态寄存器中的闹钟1标志位(A1F)触发SQW/ $\overline{\text{INT}}$ 信号(当INTCN = 1时)。当A1IE位设定为0或者INTCN设定为0时，A1F位不启动中断信号。初次上电时，A1IE位被禁止(逻辑0)。

表5. SQW/ $\overline{\text{INT}}$ 输出

INTCN	RS2	RS1	SQW/ $\overline{\text{INT}}$ OUTPUT	A2IE	A1IE
0	0	0	1Hz	X	X
0	0	1	4.096kHz	X	X
0	1	0	8.192kHz	X	X
0	1	1	32.768kHz	X	X
1	X	X	$\overline{\text{A1F}}$	0	1
1	X	X	$\overline{\text{A2F}}$	1	0
1	X	X	$\overline{\text{A2F}} + \overline{\text{A1F}}$	1	1

DS1339A

低电流I2C串行实时时钟

状态寄存器(0Fh)

该控制寄存器控制SQW/ $\overline{\text{INT}}$ 引脚的运行，并提供振荡器状态。

Bit #	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
Name	OSF	0	0	0	0	0	A2F	A1F
POR	1	0	0	0	0	0	0	0

第7位：振荡器停止标志(OSF)。该位为逻辑1表示振荡器现在停止工作，或者曾经停止工作，可用于判定时钟和日历数据的有效性。该位是边沿触发，当内部电路检测到振荡器从正常工作状态转至停止状态时，该位置为1。以下几种能够造成OSF置位的情况实例：

- 初次上电。
- V_{CC}和V_{BAT}上的电压都不足以支持振荡器工作。
- $\overline{\text{EOSC}}$ 位置为1，禁用振荡器。
- 影响振荡器的外部因素(例如噪声、泄漏等)。

该位保持为逻辑1，直到写入逻辑0清除。该位仅能写入逻辑0。试图将OSF写为逻辑1的操作不改变原逻辑值。

第1位：闹钟2标志(A2F)。闹钟2标志位为逻辑1时表示时间与闹钟2寄存器匹配。如果A2IE位为逻辑1，并且INTCN位设定为逻辑1，则触发SQW/ $\overline{\text{INT}}$ 引脚。写入逻辑0时A2F位清零。该位仅能写入逻辑0。试图写入逻辑1的操作不改变原逻辑值。

第0位：闹钟1标志(A1F)。闹钟1标志位为逻辑1时表示时间与闹钟1寄存器匹配。如果A1IE位为逻辑1，并且INTCN位设定为逻辑1，则触发SQW/ $\overline{\text{INT}}$ 引脚。写入逻辑0时A1F位清零。该位仅能写入逻辑0。试图写入逻辑1的操作不改变原逻辑值。

低电流I2C串行实时时钟

涓流充电器(10h)

图3涓流充电原理简图给出了涓流充电器的基本组件。涓流充电选择位(TCS[3:0])控制涓流充电的选择。为防止意外使能，只有1010码才能使能涓流充电器。否则禁止涓流充电器。初次上电时，禁止涓流充电器工作。二极管选择(DS[1:0])位选择是否在VCC和VBACKUP之间连接二极管。ROUT[1:0]位选择在VCC和VBACKUP之间连接的电阻阻值。表6给出了寄存器设置。




图3. 涓流充电器

表6. 涓流充电寄存器(10h)

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	FUNCTION
TCS3	TCS2	TCS1	TCS0	DS1	DS0	ROUT1	ROUT0	
X	X	X	X	0	0	X	X	Disabled
X	X	X	X	1	1	X	X	Disabled
X	X	X	X	X	X	0	0	Disabled
1	0	1	0	0	1	0	1	No diode, 200Ω resistor
1	0	1	0	1	0	0	1	One diode, 200Ω resistor
1	0	1	0	0	1	1	0	No diode, 2kΩ resistor
1	0	1	0	1	0	1	0	One diode, 2kΩ resistor
1	0	1	0	0	1	1	1	No diode, 4kΩ resistor
1	0	1	0	1	0	1	1	One diode, 4kΩ resistor
0	0	0	0	0	0	0	0	Initial power-up values

警告：只要VCC大于3.63V时，ROUT阻值禁止选择200Ω。

用户按照电池或超级电容所需的最大充电电流确定二极管和电阻的选择。可按照下面示例计算最大充电电流。假设3.3V系统电源连至VCC，超级电容连至VBACKUP，并且假定涓流充电已经使能，VCC和VBACKUP之间连接二极管和电阻R2，则最大充电电流IMAX的计算方法如下：

$$I_{MAX} = (3.3V - \text{二极管电压降}) / R2 \approx (3.3V - 0.7V) / 2k\Omega \approx 1.3mA$$

超级电容或电池充电导致VCC和VBACKUP之间的电压降低，充电电流也随之降低。

低电流I2C串行实时时钟

I2C串口工作原理

I2C从地址

DS1339A的从地址字节为D0h。发送到该器件的第一个字节包括该器件识别位和R/W位(图4)。I2C主机发送的器件地址必须与分配给器件的地址相匹配。




图4. 从地址字节

I2C定义

下列术语常用于I2C数据传输的说明。

主机器件：主机器件用于控制总线上的从机器件。主机器件产生SCL时钟脉冲以及START和STOP条件。

从机器件：从机器件按照主机请求发送、接收数据。

总线空闲或不忙：在STOP和START条件之间的时间，此时，SDA和SCL都无效且处于逻辑高电平状态。当总线空闲时，从器件通常启动低功耗模式。

START条件：主机产生START条件以启动一次新的与从机之间的数据传输。SCL保持高电平期间，SDA由高电平到低电平的跳变将产生一个START条件。实际时序如图1所示。

STOP条件：主机产生STOP条件以终止与从机之间的数据传输。SCL保持高电平期间，SDA由低电平到高电平的跳变将产生一个STOP条件。实际时序如图1所示。

重复START条件：在一次数据传输结束后，主机可以采用重复START条件指示在当前数据传输后将立即启动一次新的数据传输。读操作期间，重复START条件通常表

示对一个特定存储地址启动一次数据传输。重复START条件的产生方式与普通START条件相同。实际时序如图1所示。

写位：SDA的跳变只能发生在SCL的低电平期间。在整个SCL脉冲为高电平以及所要求的建立、保持时间内，SDA上的数据必须保持有效且不变(见图1)。在SCL上升沿，数据移入器件。

读位：写操作结束后，主机应在读位期间释放SDA总线，并在SCL的下一个上升沿之前保持适当的建立时间(见图1)。在前一个SCL脉冲的下降沿，器件将每一位数据通过SDA移出，并在当前SCL脉冲的上升沿保持数据位有效。注意，由主机产生所有SCL时钟，包括从从机读取数据位的时钟。

应答(ACK和NACK)：应答(ACK)或非应答(NACK)始终在字节传输的第9位发送。接收数据的器件(读操作期间的主机或写操作期间的从机)在第9位期间发送0进行ACK。器件通过在第9位期间发送1进行NACK操作。ACK和NACK的时序与其它位的写操作相同。ACK应答器件已经收到的数据。NACK用于终止读过程或表示器件没有收到数据。

写字节：写字节操作包括主机传送到从机的8位信息(最高有效位在前)和从机发送给主机的1位应答。主机按照写位定义完成8位数据的发送，按照读位定义读取应答。

读字节：读字节操作包括从机向主机发送的8位信息和主机发送给从机的1位ACK或NACK。主机按照读位定义读取从机向主机发送的8位信息(最高有效位在前)，主机按照写位定义发送ACK，以继续接收其它数据字节。主机应在读取最后一个字节后发送NACK，终止通信，使从机将SDA的控制权交还给主机。

低电流I2C串行实时时钟

从机地址字节：I²C总线的每个从机将立即响应START条件之后发送的从机地址字节。从机地址字节包含7位从机地址和R/W位。器件的从机地址为D0h，用户不能修改该地址。R/W = 0时(为D0h)，表示主机将向从机写入数据。R/W = 1时(为D1h)，主机将从从机读取数据。如果写入错误的从机地址，DS1339A将判定主机与其它I²C器件通信，并在下一次发送START条件之前忽略通信操作。

存储器地址：在I²C写操作期间，主机必须发送存储器地址以确定从机存储数据的位置。写操作期间，存储器地址始终为从机地址字节之后发送的第二个字节。

I²C通信

向从机写入单个字节：主机必须产生START条件、写从机地址字节(R/W = 0)、写存储器地址、写数据字节并产生STOP条件。注意，主机必须在整个字节写操作期间读取从机发送的应答位。

向从机写入多个字节：为了向从机写入多个字节，主机应产生START条件、写从机地址字节(R/W = 0)、写存储器起始地址、写入多个数据字节并产生STOP条件。

从从机读取单个字节：与写操作中利用指定的存储器地址字节定义数据写入的位置不同，读操作地址对应于存储器地址计数器的当前位置。为了从从机读取单个字节，主机发送START条件，写从机地址(R/W = 1)，然后读取数据字节并以NACK指示终止传输，然后产生STOP条件。由于实际应用中，无法要求主机跟踪存储器地址计数器，因此使用下面方法从指定的存储器地址读取字节。

利用地址计数器进行读操作：可以采用空写操作将地址计数器指向一个特定值。为此，主机可以产生一个START条件，写从机地址字节(R/W = 0)，写入需要读取数据的存储器地址，产生一次重复START条件，写从机地址字节(R/W = 1)，读取数据字节，并发送ACK或NACK，最后发送STOP条件。采用重复START条件指定起始存储器位置的读操作示例，请参见图5。




图5. I²C传输

低电流I2C串行实时时钟

从从机读取多个字节：可以通过读操作在一次数据传输过程中读取多个字节。从从机读取多个字节时，主机在终止传输之前，如果还需要继续读取另一个字节，只需简单地发出ACK以应答数据字节即可。主机读取最后一个字节后，必须发出NACK指示终止传输，然后产生STOP条件。

应用信息

电源去耦

使用DS1339A时，为获得最佳工作性能，采用0.01μF和/或0.1μF电容对V_{CC}电源进行去耦。尽可能采用高品质的表贴陶瓷电容。表贴元件可减小引线电感、提高性能，陶瓷电容具有较好的高频响应，适用于去耦应用。

使用漏极开路输出

SQW/INT为漏极开路输出，因此需要外接上拉电阻，以实现逻辑高电平。

SDA和SCL上拉电阻

SDA为漏极开路输出，因此需要外接上拉电阻，以实现逻辑高电平。

由于DS1339A不使用时钟扩展功能，因此SCL可以连接具有漏极开路输出(带上拉电阻)或CMOS输出驱动器(推挽输出)的主机。

电池充电保护

DS1339A具有Maxim的冗余电池充电保护电路，可防止对任何外部电池充电。

操作、PCB布局和组装

避免在封装下面走信号线，除非封装与信号线之间有接地区域。不要使用外部元器件对选型不当的晶体进行补偿。

器件为潮湿敏感型封装，出厂采用干燥包装。须遵守封装标签上的操作须知，以免在回流焊工序中损坏器件。有关潮湿敏感型器件说明，请查询IPC/JEDEC J-STD-020潮湿敏感型器件(MSD)分类标准。




图6. 晶体的典型PCB布局

DS1339A

低电流I2C串行实时时钟

订购信息

型号	温度范围	引脚-封装
DS1339AU+	-40°C至+85°C	8 μSOP

+表示无铅(Pb)/符合RoHS标准的封装。

芯片信息

PROCESS: CMOS
SUBSTRATE CONNECTED TO GROUND

封装信息

如需最近的封装外形信息和焊盘布局(占位面积)，请查询china.maximintegrated.com/packages。请注意，封装编码中的“+”、“#”或“-”仅表示RoHS状态。封装图中可能包含不同的尾缀字符，但封装图只与封装有关，与RoHS状态无关。

封装类型	封装编码	外形编号	焊盘布局编号
8引脚μSOP	U8+1	21-0036	90-0092

DS1339A

低电流I2C串行实时时钟

修订历史

修订号	修订日期	说明	修改页
0	7/12	最初版本。	—

Maxim北京办事处

北京8328信箱 邮政编码100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299



Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。电气特性表中列出的参数值(最小值和最大值)均经过设计验证，数据资料其它章节引用的参数值供设计人员参考。

Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-10 00

19

© 2012 Maxim Integrated

Maxim标志和Maxim Integrated是Maxim Integrated Products, Inc.的商标。