# 電子產品世界

## EEPW

ELECTRONIC ENGINEERING & PRODUCT WORLD FOR ENGINEERING MANAGERS & DESIGNERS



医疗电子

责任编辑: 李健

### 用于高速ADC的串行接口

Serial Interfaces for High Speed ADCs

■ Alison Steer 凌力尔特公司 产品市场经理

摘要:在诸如核磁共振成像 (MRI)、超声波、CT扫描仪、

数字X射线等医疗应用中,经常需要使用多通道的模数转换器(ADC)来对大量数据采样。用串行接口来获取采样数据可减少ADC与FPGA的引脚数并节省电路板空间。目前有串行LVDS和JESD204接口标准可供选择。本文将就这两种类型进行探讨。

**关键词**: ADC; CDF; 串行LVDS; JESD204 DOI: 10.3969/j.issn.1005-5517.2011.09.003

对于高速数据转换器的串行接口来说,目前有两种选择:第一种选择是串行时钟-数据-帧(CDF)接口,该接口整合了串行化LVDS(低压差分信号)数据流以及差分时钟和帧时钟,其中差分时钟用于准确地收集数据,帧时钟用于建立数据采样的边沿。第二种选择是采用JESD204标准,在该标准中,时钟嵌入到Gbps级高速双线串行数据流中。这两种接口均有各自的优缺点。由于用来驱动高速IESD204接

口的电流模式逻辑对(CML)需要较大的功率,所以串行LVDS是实现功率较低且有大量通道的便携式设计的首选。但是在串行LVDS不适用的场合,JESD204接口就可以发挥作用。

#### 串行LVDS的优势

串行LVDS输出格式减少了ADC 和FPGA之间所需的数字I/O数量, 节省了FPGA引脚、电路板面积和成 本。此外,通过在数据转换器上采用

串行接口,数据转换器所需的引脚数 量也大大减少了,从而可实现尺寸小 得多的封装尺寸。这种优势在有多通 道的设计中得到了充分的显现。采用 串行LVDS接口还是采用并行接口则 取决于应用能否承受较大的功耗, 以及FPGA是否有能力处理高速数据 流。LTC2195是一款16位、125Msps 双通道ADC, 具串行LVDS输出, 每 通道功耗仅为216mW。不过,与使用 双通道并行输出版本LTC2185(参见 图1中的完整产品系列图)相比,串行 LVDS接口每通道多消耗31mW功率。 这个16位高速ADC系列提供了卓越的 76.8dB基带SNR性能以及90dB SFDR, 同时在使用1.8V电源时,功耗非常 低。

就高速ADC而言,协调数据时钟、帧时钟和数据时,通常发送器和接收器均需要一个锁相环(PLL),以正确协调数据时钟。在GHz速率时,这种协调非常困难,而且数据传输速率主要受到接收器的限制。所以,在高于1GHz时,一般不采用这种6线串行发送方法,从而限制了ADC的速率或说限制了ADC的分辨率。

就一个16位高速ADC而言,这 就将采样频率限制到62.5Msps。为了



图1 凌力尔特的16位低功率、高速ADC系列

图2 16位低功率ADC系列的数字输出配置

77.6dB SNR

和 100dB

SFDR的

16位、

 $105\,\mathrm{M}\,\mathrm{s}\,\mathrm{p}\,\mathrm{s}$ 

LTC2274。

JESD204接

口利用很

多高性能

FPGA上提

D C



实现更高的采样频率,每个ADC通道 可以采用两个或4个"线道"。使用 双"线道"时,串行数据速率减半, 奇数位和偶数位分开, 进入两个串行 数据流差分对。采用双"线道"模式 时,16位125Msps ADC将提供1Gbps 的串行输出数据速率。LTC2195串行 LVDS系列多提供一种4"线道"模 式,允许低得多的500Mbps数据传输 速率,在该模式时,每通道使用4个 差分对, 总共有20条线, 其中包括差 分帧和时钟对(参见图2)。这允许与 廉价低速的FPGA连接。为了正确理

12位

每通道 40mW

毎通道 50mW

解所需的数字输 出线数量,再看 一下采用并行 LVDS输出的情 况,这时每通道 将需要32条线。 现在,市面上已 经有具双数据速 率(DDR)LVDS 输出的ADC了, 这类ADC每诵道

仅需要16条线。使用这种器件,输出 端的数据速率将是采样频率的两倍。 诸如LTC2185等双通道16位ADC还提 供可供选择的DDR CMOS输出,这 将所需数据线的数量减少到每通道仅 为8条。当考虑使用诸如16位125Msps LTC2165这类单通道高速ADC时,提 供串行LVDS接口就不再有意义了, 因为在所需数据线的数量上没有差 别。DDR CMOS采用8条并行输出 线,而双"线道"串行LVDS(由于采 样率高于62.5Msps, 所以需要)也采用 8条线(4条线用于数据,4条线用于数

据时钟和帧时钟)。此外、串行LVDS 增大了设备的功耗,这是便携式应用 担忧的一个问题。

就高通道密度医疗应用而言,/ 凌力尔特现在提供8通道14位125Msps ADC LTM9011-14, 这款新的低功率 器件采用紧凑型140引脚11.25mm x 9mm BGA封装,提供73.1dB的信噪比 (SNR)性能以及高于-90dBc的通道隔 离。为了实现最佳性能,也为了节省 空间,该器件还靠近芯片集成了所有 必要的旁路电容。

#### JESD204高速串行接口

8B/10B编码最初是由IBM于1980 年发明的, 该编码无需帧时钟和数据 时钟,这使得在高于2GHz的串行数据 速率时, 能实现单条传输线对通信。 8B/10B编码的独特特性允许将数据时 钟嵌入于数据本身之中, 并通过初始 帧同步、用COMMA(逗号)字符与帧 一起保持。为了以标准化方式实现这 种编码的数据转换器接口, JEDEC规 范JESD204定义了所需的协议和电特 性,这使得新一代更快、更准确的串 行ADC得以实现,如凌力尔特公司具

对于在ADC和逻辑器件之间布

4通道ADC 串行LVDS输出 串行LVDS输出 图3 具串行LVDS输出的14位/12位、25Msps至 125Msps四通道/双通道ADC系列

毎通道 80mW

每通道

毎通道

双诵道ADC

图4 14位、80Msps至125Msps、8通 道ADC提供直通式引出脚,以易于布设 至FPGA的走线

> 供的SerDes端口,腾出了通用I/O用于 其他功能。缺点是ADC上的电流模式 逻辑驱动器的电流消耗比LVDS驱动器 大得多。另外, 还必须有足够的SerDes 端口可用,以容纳所有ADC接口。

设高速数字线的挑战, 数字设计师也 许太熟悉了。设计师必须极其小心地 确保在高速走线之间有足够的间隔, 以及确保数字信号不跨越模拟边界。 布局不佳会导致数字开关噪声反馈回 ADC的模拟输入,从而引起系统总体 性能下降。LTM9011系列提供了直通 式引出脚配置,从而减少了布设数据 I/O线所需占用的电路板面积,并简 化了布局,可最大限度地减少与数字 反馈相关的问题(参见图4)。

#### 结论

选择串行LVDS还是选择JESD204 接口标准、将取决于FPGA上SerDes端 口的功耗要求和可用性。如果考虑到 便携性, 那么串行LVDS最适合采样 率高达125Msps、分辨率高达16位的 多通道ADC。EW